1 / 122
文档名称:

DVB-S2中BCH码编译码器设计与仿真_实现硕士研究处学位论文.docx

格式:docx   页数:122
下载后只包含 1 个 DOCX 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

DVB-S2中BCH码编译码器设计与仿真_实现硕士研究处学位论文.docx

上传人:追风少年 2013/12/20 文件大小:0 KB

下载得到文件列表

DVB-S2中BCH码编译码器设计与仿真_实现硕士研究处学位论文.docx

文档介绍

文档介绍:工程硕士学位论文
DVB-S2中BCH码编译码器设计与仿真实现
硕士生姓名
(姓名)
学科领域
(领域名称)
研究方向
(研究方向名称)
指导教师
(导师姓名职称)
(协助导师姓名职称)
国防科学技术大学研究生院
基于在线社会网络的装备信息获取关键技术研究国防科学技术大学研究生院
The designation and simulation of BCH encoder and decoder in DVB-S2
Candidate:(Candidate’s Name)
Advisor:(Advisor’s Name)
A thesis
Submitted in partial fulfillment of the requirements
for the professional degree of Master of Engineering
in (Domain Title)
Graduate School of National University of Defense Technology
Changsha,Hunan,
(January,2013)
目录
摘要 iv
ABSTRACT iv
第一章绪论 4
研究背景 4
国内外研究现状 4
4
4
第二章 BCH码的编码原理和算法研究 4
DVB-S2的纠错码技术 4
BCH码的编译码原理 4
数学基础 4
线性分组码 4
循环码 4
BCH码 4
BCH码的纠错原理 4
信道编码定理 4
有限域理论 4
第三章 DVB-S2中BCH算法的研究 4
编码算法 4
4
多项式运算编码算法 4
译码算法 4
伴随式计算 4
求错误位置多项式 4
求的根并纠错 4
第四章高速BCH码编译码器设计 4
编码器设计 4
4
4
4
4
串行译码器的设计 4
并行译码器的设计 4
第五章高速BCH码编译码器硬件仿真实现 4
4
串行编码器的仿真和综合 4
并行编码器的仿真和综合 4
4
串行译码器的仿真和综合 4
并行译码器的仿真和综合 4
DVB-S2 中 BCH 和 LDPC 级联码的性能研究 4
DVB-S2 中 BCH 码的纠错性能 4
DVB-S2 中 LDPC 码的纠错性能 4
BCH+LDPC级联码的纠错性能 4
级联码中LDPC码GPU仿真性能 4
LDPC码 4
译码算法简介 4
仿真结果 4
第六章总结与展望 4
课题总结 4
课题展望 4
致谢 4
参考文献 4
表目录
表 DVB-S2中普通FEC帧参数 4
表 DVB-S2中短FEC帧参数 4
表 生成的 4
表 普通帧中的 16 次最小多项式[4] 4
表 短帧中的 14 次最小多项式[4] 4
表 码率与 MODCOD 值对照表[4] 4
表 DVB-S2中最小多项式的所对应的次数小于24根 4
表 串行编码器综合结果 4
表 并行编码器综合结果 4
表 串行译码器综合结果 4
表 并行译码器综合结果 4
表 普通帧格式下 BCH 码的码率 4
图目录
图 DVB-S2 中上行链路系统结构图[4] 4
图 DVB-S2中FEC帧格式 4
图 与的关系 4
图 BM算法流程图 4
图 改进BM算法流程图 4
图 Euclid算法流程图 4
图 ME算法流程图 4
图 编码器外部接口图 4
图 BCH 码的编码器电路[20] 4
图 并行BCH编码器简化结构图 4
图 DVB-S2中BCH译码器体系结构 4
图 基于有限域乘法的伴随式计算电路 4
图 最小多项式除法的伴随式计算电路 4
图 迭代运算示意图 4