文档介绍：薅数电复****资料肃1、的对偶式为:()蒂罿任课教师学号姓名莆A、B、C、D、;膅2、在四变量卡诺图中,逻辑上不相邻的一组最小项为:()薀A、与B、与C、与D、与莈3、欲表示十进制数的十个数码,需要二进制数码的位数是()肆A、1位B、2位C、3位D、4位膆4、三态门输出高阻状态时,下面说法不正确的是()A、用电压表测量指针不动B、相当于悬空羃C、电压不高不低D、测量电阻指针不动袇5、要用n位二进制数为N个对象编码,必须满足()袆A、N=2nB、N≥2nC、N≤2nD、N=n羄6、如图1所示,用74LVC161构成的计数器的模数是()肁蒁薇图1肅A、模9莄B、模10羀C、模11芇D、模12袂薂莀肈JK触发器要实现Qn+1≡1时,J、K端的取值为()羄A、J=0,K=1B、J=0,K=0C、J=1,K=1D、J=1,K=0蚀8、在同步计数器中,各触发器状态改变时刻()A、相同B、不相同C、与触发器有关D、与电平相同蝿螈羅图29、同步时序电路如图2所示,当A=1时其状态方程为()A、B、羃C、D、芈10、用555定时器构成单稳态触发器,其输出脉宽为()A、、1.、、、的对偶式为:()螂A、B、C、D、;膁2、逻辑函数和G=A⊙B相等,则F、G应满足关系()、已知某电路的真值表如下表所示,则该电路的逻辑表达式为()、三态门输出高阻状态时,下面说法不正确的是()A、用电压表测量指针不动B、相当于悬空芈C、电压不高不低D、测量电阻指针不动蚅5、要用n位二进制数为N个对象编码,必须满足()蒄A、N=2nB、N≥2nC、N≤2nD、N=n袀6、同步计数器和异步计数器比较,同步计数器的显著优点是()A、工作速度高B、触发器利用率高螈C、电路简单D、不受时钟CP控制莆7、要求JK触发器状态由0→1,其激励输入端JK应为()薆A、JK=0×B、JK=1×C、SR=×0D、SR=×1节8、下列逻辑电路中为时序逻辑电路的是()蒁A、变量译码器B、加法器C、数码寄存器D、数据选择器膆9、单稳态触发器可实现()A、产生正弦波B、延时C、构成D触发器D、构成JK触发器莃10、用555定时器构成单稳态触发器,其输出脉宽为()A、、1.、、,若所需编码的信息有N项,则需要的二进制数码的位数n应满足的关系是。,设有n个输入变量,则对应的最小项有。,高门限电平为2V,,,其输入低电平噪声容限UNL=;输入高电平噪声容限为UNH=。~,输出为、、。当使能输入,,时,输出编码应为_________________。;包含个有效状态。。,当J=K=1时,其输出状态方程是。“1”下图中,输入CP脉冲频率为20KHz,则触发器2Q2的输出频率为。虿莇Q2芃Q1芄膈CP***,应采用电路。,则共有个存储单元,根地址线,根数据线。,下面说法不正确的是()=A⊙B相等,则F、G应满足关系(),译码器为输出低电平有效,若输入为101时,输出:为 A00100000 B 11011111 C 11110111 D ()袅A、与非B、或非C、与或非D、→1,其激励输入端JK应为()莄A、JK=0×B、JK=1×C、SR=×0D、SR=×1蕿薅6、下列电路中能完成的电路是(),当A=1时其状态方程为()莈A、B、肆C、D、膆下列电路中能够把串行数据变成并行数据的电路应该是( )羃A JK触发器 B 3线/8线译码器 C 移位寄存器 D ,用74LVC161构成的计数器的模数是()袆羄A、模9计数器肁B、模10计数器蒁C、模11计数器薇D、,为保证转换精度,其采样信号的