文档介绍：《数字系统设计》期中考试试卷A(闭卷)班级学号姓名成绩单项选择题(每题2分,共20分)表示任意两位无符号十进制数需要(B)二进制数。(D)。A.+.-.-.-,F=(A’+C)(C+DE)+E’的反函数为(A)。¢=(AC¢+C¢(D¢+E¢))E ’=AC+C(D+E)'=(AC’+C’D’+E’)E ’=A’C+C(D+E)E’要使JK触发器在时钟作用下的新态与初态相反,JK端取值应为(D)。====11设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要(B)个2输入的异或门。,(A)是最小项表达式。(A,B)=AB’+A’B (A,B,C)=AB’+A’B+A’BC+.Y(A,B,C)=A’BC+AB’C+BC’ (A,B,C,D)=A’B’C’+AC’B+ABC+A’B’C采用OC门主要解决了(B)。 =AB¢+CD¢,其对偶函数F*为(C)。A.(A’+B’)(C’+D’) B.(A’+B)(C’+D)C.(A+B’)(C+D’) D.(A+B)(C+D)逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为(B)。+C +B +BC +BC+AC卡诺图上变量的取值顺序是采用(B)的形式,以便能够用几何上的相邻关系表示逻辑上的相邻。 (判断各题正误,正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。每题2分,共10分)原码和补码均可实现将减法运算转化为加法运算。(×)改正:补码可实现将减法运算转化为加法运算,原码不行。并行加法器采用超前进位(并行进位)的目的是简化电路结构。(×)改正:并行加法器采用超前进位(并行进位)的目的是为了提高运算速度。优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。 (×)改正:优先编码器允许多个输入信号同时有效,按优先级顺序,对最高优先级的输入进行编码。数据选择器和数据分配器的功能正好相反,互为逆过程。(√)在时钟脉冲的一个变化周期中,主从结构的RS触发器的主触发器的状态只能改变一次。(×)改正:在时钟脉冲的一个变化周期中,主从结构的RS触发器的从触发器的状态只改变一次,而主触发器的状态可能会改变多次。填空题:(每空1分,共20分)半导体数码显示器的内部接法有两种形式:共阴极接法和共阳极接法。消除竟争冒险的方法有修改逻辑设计、接入滤波电容、引入选通脉冲等。在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。一个基本RS触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是____RS=0____。无符号二进制数A=(1011010)2,B=(101111)2,求:A+B=(10001001)2;A-B=(101011)2n