文档介绍：eda抢答器课程设计六路抢答器EDA课程设计VHDL导读:就爱阅读网友为您分享以下“六路抢答器EDA课程设计VHDL”的资讯,希望对您有所帮助,的支持!第五章抢答器的单元电路设计简易逻辑数字抢答器由主体电路与扩展电路组成。、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。现简单介冒抢答器设计中的抢答电路、定时电路、报警电路、。第一节抢答器设计中的抢答电路参考电路如图5・1所示。该电路完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。工作过程:开关S置于“清除”端时,RS触发器的R端均为0,4个触发器输出置0,使74LS148的ST=0,使之处于工作状态。当开关S置于“开始”时,抢答器处Y2YlY0?0109YEX?09经RS锁存后,1Q=1,BI=1,74LS48处于工作状态,4Q3Q2Q=101,经译码显示为“5”。此外,1Q=1,使74LS148ST=1,处于禁止状态,封锁其他按键的输入。当按键松开即按下时,74LS148的YEX?1,此时由于仍为1Q=1,使ST=1,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置于“清除”然后再进行下一轮抢答。(LS148为8线一3线优先编码器。)图5・1第二节抢答器设计中的定时电路由节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计,具体电路如图5・2所示。本设计是以555构成震荡电路,由74LS192来充当计数器,构成抢答器的倒计时电路。该电路简单,无需用到晶振,芯片都是市场上容易购得的。设计功能完善,。图5・2第三节抢答器设计中的报警电路由555定时器和三极管构成的报警电路如图5-3所示。其中555构成多谐振荡器,振荡频率fo=/[(RI+2R2)C],其输出信号经三极管推动扬声器。PR为控制信号,当PR为高电平时,多谐振荡器工作,反之,电路停振。图5・3第四节抢答器设计中的时序控制电路时序控制电路是抢答器设计的关键,它要完成以下三项功能:①主持人将控制开关拨到"开始"位置时,扬声器发声,抢答电路和定时电路进人正常抢答工作状态。②当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作。③当设定的抢答时间到,无人抢答时,扬声器发声,同时抢答电路和定时电路停止工作。根据上面的功能要求,设计的时序控制电路如图5・4所示。图中,门G1的作用是控制时钟信号CP的放行与禁止,门G2的作用是控制74LS148的输人使能端。图4-3的工作原理是:主持人控制开关从"清除"位置拨到"开始"位置时,来自于图4-1中的74LS279的输出1Q=O,经G3反相,A=l,则时钟信号CP能够加到74LS192的CPD时钟输入端,定时电路进行递减计时。同时,在定时时间未到时,贝O&quot