文档介绍：中国科学院计算技术研究所
博士学位论文
千兆高速串行接口集成电路系统设计及其关键技术的研究
姓名:孙永明
申请学位级别:博士
专业:计算机系统结构
指导教师:林琦
20050401
摘要新兴的应用如多媒体应用和海量数据存储应用等的发展促进了带宽需求的持续增长,现在钠德士筛叽鳦前端总线的频率也将近,,并行接口由于其自身的限制如码间干扰,信号偏移、串音干扰和直流偏置等而难以实施。而高速的串行接口则采用了嵌入式时钟、点对点连接、低压差分信号模式和数据编码等技术,,根据不同的系统连接,计算机界也提出了不同的高速串行接口标准与之相适应。高速的接口集成电路在串行连接系统中起着重要作用。在高速串行接口集成电路的设计中,由于其高达千兆的传输频率,,模拟电路在噪声影响、面积、功耗、、模拟集成电路设计知识和混合仿真的问题等等。数字电路较之模拟电路的诸多优势,使得用数字电路方式来尽可能地实现模拟电路的功能成为一种新的技术方向如数字广播和,而数字电路的低精度和结构设计的难题等则限制了电路实现,针对千兆串行接口芯片设计中的通常用模拟电路来实现的高速发送时钟生成电路单元、高速串行时钟数据恢复电路单元和系统时钟生成单元,利用高精度的数字电路模块、“相位数字采样方法”和数字信号处理方法,论文提出了用全数字电路设计来实现千兆串行接口的时钟生成电路都是全数字的电路实现,,数字电路的实现方式在数字系统的设计中在工艺简单性、易移植性、,讨论了高速串行接口集成电路的系统设计问题,论文从灵活性、可扩展性和性能方面考虑,提出了一个基于的嵌入式南低辰峁鼓P陀糜谇д状薪涌谛酒纳杓朴τ弥小关键词:高速串行接口,串行解串,时钟生成,时钟数据恢复相位数字采样如,狤。和时钟数据恢复。
痵琒,甮.:·’疧,&,琫甀。甮..琾——琹,,.。,甮.,琣琻琲瓵.:。瓵,
作者签名:剖、交乏朔日期:彬夕勿作者签名:烈承旅导师签名:。论文版权使用授权书声明我声月小论文足我本人在导师指导械难芯縇:作及舣研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,本论文中不包含其他人已经发表或撰写过的研究成果。与我一刚,作的同志对本研究所做的任何贡献均已在论文中作了明确的说明直示了谢意。本人授权中国科学院计算技术研究所可以保留并向国家有关部门或机构送交本论文的复印件和电子文档,允许本论文被查阅和借阅,可以将本论文的全部或部分内容编入有天数据库进行检索,.口以采影印、缩印或扫描等复制手段保存、汇编本论文。C苈畚脑诮饷芎笫视帽臼谌ㄊ椤日期:
引言愿蟠淼男枨多媒体应用和海量数据存储等新兴的应用发展促进了带宽需求的持续增长。业界试图通过生产更快的绰阏庖欢愿叽淼囊G螅欢庖环椒ǎ似乎已陷入了死胡同,因为用户已经不能再感受到与阅苤苯映杀壤木大系统性能提升。正如莫尔定律所表明的,处理器带宽每个月翻一番,现在处理器速度已经达到玃芟叩男阅艿奶岣呷匆斐;郝衷诘南统总线静蝜】的频率只有淮嬖诘木薮笮阅懿钜煳薹ń鼋鐾ü绦高俣壤纯朔#,芯片至芯片、模块至模块、系统至系统问的数据传输速度太慢。这导致新接口标准的迅速增长,开发这些标准的目标都是要解决接口瓶颈挑战。业界开发了一系列新的互连接口方案,这些新的或正在演进的接口标准覆盖了所有的系统结构领域,包括芯片一芯片连接的主板、子系统间通信的背板‘,以及存储网络、区域网络和广域网络。⑿薪涌诘南拗今天,多数计算机、嵌入式处理设备和通信设备都采用并行总线,:系统同步并行总线标准:“古老的”芟呦盗校≒和辉赐讲⑿凶芟弑曜迹如,绕渌嗨票曜肌5孀判酒阅茉黾樱约更大的带宽需求,这些多路并行总线结构遇到了令系统设计者头疼的限制。并行接口的限制存在有:码问干扰、信号偏移、串音干扰和直流偏置等问题,这些因素严重地影响了并行接口频率的提高和传输距离的增长。咚俅薪涌业界终于认识到并行总线难于实施,而高速的串行接口则采用了嵌入式时钟、点对点连接、低压差分信号模式和数据编码等技术,可获得更高的传输频