文档介绍：震麓旗士学位瓣吏静薏警争爨簸纛攀!勐丁瓅≯鬻眏蒸妻蟆!#屹鏻慧囊戴吣音铟祺蟆靑塞麴趣:蓬黧鏊。蔑堋未纉。《”鹣。薄贰B刺躾垮鳎羚豢臻、壤。,《蛩“觥荨■矗‘~∥,。.,、、
摘要本论文系统地研究了现有的多种全加器单元电路,对它们的工作原理进行了仔细分析。这些单元电路包括基本全加嚣、.全加器、.全加器、。利用全加器的真值表推导出每种单元电路的逻辑表达式,并从电路的逻辑表达式出发得到每种全加器单元的电路实现。,本论文提出了一种减小这种全加器静态电流的新设计,对其算法进行了改进并得到狿甆加器单元电路。,电路中存在静态电流,.全加器的静态功耗较大。,同时也减少了苡隢懿赫幕会。于是与原有ḿ悠飨啾龋律杓频腝—.全加器单元电路不但有着的更低的功率损耗,而且电路的延时也被减小了。针对甌ḿ悠鞯纪ǖ缌餍⒀邮背さ奶氐悖韭畚奶岢隽艘恢炙醵唐延时的新设计,,!电路出于存在传输弱电平的问题而将晶体管的开启电压提高了,从而减小了管子的导通电流,于是电路的整个延时被增大了。—术是用来降低晶体管导通时的开启电压同时却不改变其截止时的开癌电压,这样做的目的是既能增大晶体管的导通电流又不影响其噪声容限。×耍而且使它能应用于低电压环境下。基于这两种全加器单元的电路设计,本论文对它们进行了仔细对比。在对比了甈甆ḿ悠骱虳瓹ḿ悠鞯牡缏方峁埂⑿阅懿问后,得出它们所适用不同场合的结论,为人们难确选用这两种全加嚣单元电路提供了参考。关键词:全加器逻辑表达式甈电路设计原理圈设计版图设计技术
。謎珻鎡鯟谊貵瑃.,,—狿·甌猻啦狽甌甀,轒瓵,。.。·,,’產。甌.【.猅瓵‘痑‘畉瓵,—
·—··。:
本人签名:垒鋈垒兰独创性虼葱叫声明关于论文使用授权的说明汐口ぃ唬部分内容,可以允许采用影印、缩印或其它复制手段保存论文。本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知’,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志所做的任何贡献均已在论文中做了明确的说明并表示了谢意。本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:学校有权保留送交论文的复印件,允许查阅和借阅论文:学校可以公布论文的全部或期:
第一章氅论加法聒麓构成许多处溪操作的麓础,这骚姓理搽作包括计数、乘法及滤波等。⒃咨胨佟瑶篷压和低功耗的摸成运算电路或徽处理器投入越来越多的精力。附加法器是任何微处理器豹摹本餐成攀元,宅襞广泛运瘸予算术逻辑』荚思讲写骛ο巴等单元电路中。、乘法嚣、除法器及指数运赣等毫爨戆援心。缒裹热浚器熬镶髓,赣霹疆撬褒整个系绞熬性缝。嚣垒女魇进行一位二进制加法运算的单元电路,它是缎成加法器的摹本要素。由于全加器往筵在系绞中羧多次羹复镬雳,壤疆它麴蛙毙只要褰蘩军孛程度豹改蓑,赶王诲不越馁明显,就会对整个系统的性能有较为鄣母纳啤2煌南低扯孕孕苡凶挪煌囊求,蠢懿饕袋低奄愿,有的黉隶延融短,弼其它的毫予设备霹麓要求甄功耗、芯片面积小、或驱动能力强等等。基于这些不同要求可以设计出许多性能各异的加法器,姆静的测重点不同,也蠢簧各基不同的绽映点。我们在提离如法爨的一稚晷员时,往律是以损失弱~种性能为代价的。究竟选择提高哪一方面的靛能,税不同的应用场合两定。,对它豹算法Я烁慕烊缃档凸牡谋羯杓芉——全加嚣:男一方面蹙针对甌ḿ悠魉亵柯奶氐悖捎肈疢态门限晶体媛·际跻越档腿L宀揪餐ㄊ钡幕捌舻缭福斐鏊醵萄邮钡牡呱杓艱甌ḿ悠鳌3陶庵幢缯饬街旨臃ㄆ髯髁讼旮俣员取V赋鏊鞘恃傻牟煌§蒸本逻辑表达式及菇电路一位二进制全加嚣又是组成加法器的萋本单既电路,因此众多电路设计者对全加器的设计及实现感兴趣。谴们已经设计了禳多各释不两类囊静全如嚣弼予满怒不丽应用场合对芯片速度、功耗及筒积等性能的要求。首先谈我们来鬻看全翔器的逶辚表运寄托转变纯形武。。袭中是两个需要进行加法遥葬的一位二进制输入储号,合。’
:于“叫舂—钒俑—、的最小项乏釉。并对此进行化筒如下:对上述真值表中的输出虲谢颍烊跞缦陆峋邸:从上述全加器的逻辑畿遮式我们可以清楚地褥到在