文档介绍：深圳大学实验报告课程名称: EDA技术实验项目名称:基本电路行为描述学院:信息工程学院专业:电子信息工程指导教师:报告人:学号:班级:实验时间:实验报告提交时间:教务部制实验目的与要求:掌握xilinx仿真软件的使用熟悉VHDL代码结构,数据类型以及运算操作符和属性实验内容:1多路选择器2ROM只读存储器3简易加法器4通用译码器实验方法、步骤:多路选择器(1)写出实验代码如下:libraryIEEE;;;;entitymuxisPort(a:inSTD_LOGIC_VECTOR(7downto0);b:inSTD_LOGIC_VECTOR(7downto0);sel:inSTD_LOGIC_VECTOR(1downto0);c:outSTD_LOGIC_VECTOR(7downto0));endmux;architectureBehavioralofmuxisbeginprocess(a,b,sel)beginif(sel="00")thenc<="00000000";elsif(sel="01")thenc<=a;elsif(sel="10")thenc<=b;elsec<=(others=>'Z');endif;endprocess;endBehavioral;ROM只读存储器写出实验代码如下:libraryIEEE;;;;entityromisPort(addr:inintegerrange0to7;data:outSTD_LOGIC_VECTOR(3downto0));endrom;architectureBehavioralofromistypevector_arrayisarray(0to7)of std_logic_vector(3downto0); constantmemory:vector_array:=("1000", "1001", "1010", "1011", "1100", "1101", "1110", "1111");begindata<=memory(addr);endBehavioral;3、简易加法器写出实验代码如下:libraryIEEE;;;;entityromisPort(addr:inintegerrange0to7;data:outSTD_LOGIC_VECTOR(3downto0));endrom;architectureBehavioralofromistypevector_arrayisarray(0to7)of std_logic_vector(3downto0); constantmemory:vector_array:=("1000", "1001", "1010", "1011", "1100", "1101", "1110", "1111");begindata<=memory(addr);endBehavioral;3简易加法器(1)写出实验代码如下:libraryIEEE;;;;entityadder3isPort(a:inSTD_LOGIC_VECTOR(3downto0);b:inSTD_LOGIC_VECTOR(3downto0);sum:outSTD_LOGIC_VECTOR(4downto0));endadder3;architectureBehavioralofadder3issignalm,n,k:natural;beginm<=conv_integer(a);n<=conv_integer(b);k<=m+n;sum<=conv_std_logic_vector(k,5);endBehavioral;4、通用译码器要求:用GENGERIC语句制定sel的位宽写出实验代码如下:libraryIEEE;;;;entitydecoder