文档介绍：实验十三触发器及其应用一、实验目的掌握基本RS、JK、T和D触发器的逻辑功能。掌握集成触发器的功能和使用方法。熟悉触发器之间相互转换的方法。二、实验原理触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。基本RS触发器图13-1为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称为置“1”端,因为=0时触发器被置“1”;为置“0”端,因为=0时触发器被置“0”。当==1时状态保持,当==0时为不定状态,应当避免这种状态。基本RS触发器也可以用两个“或非门”组成,此时为高电平有效。图13-1二与非门组成的基本RS触发器(a)逻辑图(b)逻辑符号基本RS触发器的逻辑符号见图13-1(b),二输入端的边框外侧都画有小圆圈,这是因为置1与置0都是低电平有效。2、JK触发器在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。引脚逻辑图如图13-2所示。JK触发器的状态方程为:图13-2JK触发器的引脚逻辑图其中,J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。和为两个互补输入端。通常把=0、=1的状态定为触发器“0”状态;而把=1,=0定为“1”状态。JK触发器常被用作缓冲存储器,4027是CMOS双JK触发器,其功能与74LS112相同,但采用上升沿触发,R、S端为高电平有效。3、T触发器在JK触发器的状态方程中,令J=K=T则变换为:这就是T触发器的特性方程。由上式有:当T=1时,当T=0时,即当T=1时,为计数状态;当T=0时,为保持状态。4、D触发器在输入信号为单端的情况下,D触发器用起来更为方便,其状态方程为:其输出状态的更新发生在CP脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多型号可供各种用途的需要而选用。如双D(4013),四D(4042),六D(14174),八D(74LS374)等。图13-3为双D(74LS74)的引脚排列图。图13-374LS74的引脚排列图5、触发器之间的相互转换在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但是可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端接在一起,并认它为T端,就得到所需的T触发器。JK触发器也可以转换成为D触发器,如图13-4所示。图13-4JK触发器转换成为D触发器三、实验设备与器材1、数字逻辑电路实验箱。2、数字逻辑电路实验箱扩展板。3、双踪示波器,数字万用表。4、芯片74LS00、74LS04、74LS10、74LS74(或CC4013)、74LS112(或CC4027)。四、实验内容及实验步骤1、测试基本RS触发器的逻辑功能按图13-1,用两个与非门组成基