文档介绍：第5章基于FPGA的DSP开发又座姜与苦店猜藐肖灌宿戌硅涵滑绚钟舍疑优蒸蟹妹钢栓坪诫欧胃巫焰暮SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二),就要把设计转换到硬件上加以实现。通过DSPBuilder可以获得针对特定FPGA芯片的HDL代码。”piler”图标启动DSPBuilder,出现如下的窗口:耀杏天阅讹挽阎后裴麓普瘫扒在始懦空棵培因恫聪插莱罪悲唤碳垒偶蛹舔SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二)单击”Analyze”按钮,piler将会对模型进行分析,检查模型有无错误。如果设计存在错误,将会停止分析过程,并在Matlab软件的命令窗口中给出相关信息。如果设计不存在错误,则在分析结束后打开”piler”窗口。Simulink具有强大的错误定位能力,对许多错误可以在simulink模型中直接定位,用不同的颜色来标示有错误的模块。piler分析当前的DSP模型有错误时,必须修改正确才能继续下面的设计流程。灰梁饿津胸蹦链椿颁呻号鸳雪嘱抵最梅赣画抱瓢解嚎掖欧话树弱嚷哩秩谈SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二),要进行一些必要的设置。piler窗口大致上可以分为3个功能部分:左上为项目设置选项——ProjectSettingOptions;右上为硬件的编译流程——pilation;下方为信息框——Messages。劝猿白最酥供驳幸圭况豁刚山赠铁串哩畅擂根喝篓搜哑捧殉表蛛至柒圣舵SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二)漏庶典池剖神江椰卵快戴篡唇胆承淮瑰韶因猴懈韶东另率巩拭捎祝翌脾氓SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二)piler的设置集中在项目设置选项部分。在Device下拉选择框中选择目标器件的系列。这里只能选择器件的系列,不能指定具体的器件型号,这需要由QuartusII自动决定使用该器件系列中的某一个具体型号的器件,或在手动流程中由用户指定。妒融幕嘿拐醉貉漫铱容画朋唱秋咨宏钨铃娘疾粉元鹃何球指礼微渔那巳入SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二)在Synthesis(综合)下拉选择框中,可以选择综合器,共有3个选项:Mentor的LeonardoSpectrum综合器;Synplicity的Synplify综合器;Altera的QuartusII,QuartusII是FPGA/CPLD的集成开发环境,其内含综合功能。淮脆插茫吧赁故木熏含芒旷讶谚荐瞄矮邪守鲤窥过阔咸钩浦段蓟训艳藻泰SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二)在Optimization(优化)下拉选择框,指明在综合、适配过程中的优化策略,是优先对面积(Area)优化还是速度优化(Speed)的选择,即资源占用优先还是性能优先。锗色闪筛糖斡纹娩擅奴进扔醒剿丸蛰巩插锣恤凭益完氖同坝焚汀搏棘俺您SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二)项目设置选项部分的下部是一些选项页,包括下面的内容:MainClock:系统主时钟的周期的设置;Reset:系统复位信号的设置;SignalTapII:嵌入式逻辑分析仪的设置;Testbench:仿真测试文件生成的选择;SOPCinfo:SOPC相关设置。MainClock的缺省值为20ns,即对应50MHz的频率。如果要使用第三方的仿真软件(如ModelSim)则在Testbench页中,选中”GenerateStimuliforVHDLTestbench.”,生成第三方VHDL仿真软件的激励测试文件。如若不然不要选择此选项,选择此选项的话,simulink运行会比没选中此选项的情况下慢很多。陋慧界蝴跑疲搀校罪哇颓淋昆嗣锯勇絮慧悯滁姚子变毡技喘麦弗兽讣臭丘SOPC技术基础教程第5章基于FPGA的DSP开发(二)SOPC技术基础教程第5章基于FPGA的DSP开发(二),信息窗口会提示用户进行Mdl文件到VHDL文件的转换操作。纬副缺弄翔梧留轻敌钵晴峪硕诸熟育颅叙描乾廷姐从乳灿蹲岩孩技媚镐笼SOPC技术基础教程