文档介绍：华北电力大学实验报告||实验名称EDA课程设计课程名称电子电工实****专业班级:学生姓名:学号:成绩:指导教师:实验日期:2013-12一、实验目的及要求实验目的:学****并掌握数字钟的原理、设计方法。实验要求:,小时个位、分钟十位、分钟个位、秒十位、秒个位。,蜂鸣器响5声,每秒1声。,能够单独校分、校时。用按键控制。、启动/停止计数的功能。用按键控制。二、实验内容计数时钟由模60秒计数器、模60分计数器、模24小时计数器、报时模块、分、时校定模块及输出显示模块构成。可以采用同步计数器或异步计数器设计方法。三、、实验原理数字钟是一个将“时”,“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,。因此,一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”计数器、校时电路、报时电路和蜂鸣器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度。将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计时器,可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到六段显示译码器译码,通过六位LED六段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号,然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。五、实验方法与步骤1、秒位计时电路设计(60进制)秒低位计数用十进制计数器(74163改装)计数,由脉冲信号触发计数,9秒(秒低位输出1001B)时,秒低位清零;秒高位计数用六进制计数器(74163改装)计数,9秒时,秒高位芯片ENT输入高电平,由此触发计数,59秒(秒低位输出1001B,秒高位输出0101B)时,秒高位清零。7416374163inst47inst492、分位计时电路设计(60进制)分低位计数用十进制计数器(74163改装)计数,59秒时触发计数,9分59秒(分低位输出为1001H,秒高位输出0101B,秒低位输出1001B)时,分低位清零;分高位计数用六进制计数器(74163改装)计数,9分59秒时,分高位芯片ENT输入高电平,由此触发计数,59分59秒(分高位输出为0101B,分低位输出为1001B,秒高位输出0101B,秒低位输出1001B)时,分高位清零。3、时位计时电路设计(24进制)时低位计数用十(或四)进制计数器(74163改装)计数,59分59秒时触发计数,COUNTERCBAENTDCLRNCLKENPLDNQAQBQCQDRCO74163AND3inst51COUNTERCBAENTDCLRNCLKENPLDNQAQBQCQDRCO74163AND3inst53源输入脉冲接接59秒接往时低位使能端分高位