文档介绍：合肥工业大学
硕士学位论文
基于JTAG和FPGA的嵌入式SOC验证系统研究与设计
姓名:孙强
申请学位级别:硕士
专业:电路与系统
指导教师:窦建华
20090201
基于和的嵌入式橹は低逞芯坑肷杓摘要技术研究关注的重点。由于杓频娜涨鞲丛踊酒拿婊龃螅酒能复杂程度增大,其设计验证工作也愈加繁琐。复杂设计功能验证已经使用系统对设计进行功能验证,就是利用器件实现用户待验证的设计。利用测试向量或通过真实目标系统产生激励,试芯片的逻辑功能。通过使用系统,可在设计的早期,验证芯片设计功能,支持硬件、软件及整个系统的并行开发,并能检查硬件和软件兼容性,同时还可在目标系统中同时测试系统中运行的实际软件。仿真的突出优点是速度快,能够实时仿真用户设计所需的对各种输入激励。由于一些橹ば枰4泶罅渴凳笔荩鳩魑S布低常怀鲇诺闶撬俣瓤欤实时性好。可以将砑魇韵低车目7⒑虯目7⑼苯小此设计以公司的为主体来构建验证系统硬件平台,在逻辑来构建与的调试验证数据链路,并采用定制的逻辑产生测试向量,通过控制勘晗低常锏蕉許内部和其他脑谙卟馐杂胙橹ぁM保醚橹て教ɑ箍梢灾С諷目标系统后续软件的开发和调试。本文介绍了芯片验证系统,包括系统的性能、组成、功能以及系统的工作原理;搭建了基于和的嵌入式橹は低车挠布教ǎ岢隽搜证系统的总体设计方案,重点对验证系统的数据链路的实现进行了阐述;详细研究了嵌入式软核处理器系统,并将定制的逻辑与处理器相结合,构建出调试与验证数据链路;根据芯片验证的要求,设计出软核处理系统与建立数据链路的软件系统,并完成芯片在线测试与验证。本课题的整体任务主要是利用和定制的扫描链技术,完成对国产某型酒难橹び氩馐裕芯咳绾喂菇ㄒ恢滞ㄓ玫腟芯片验证平台,解决橹は统的可重用性和验证数据发送、传输、采集的实时性、准确性、,俏蠢碔成为整个设计中最大的瓶颈。验证和测中通过加入嵌入式软核处理器和定制的器关键词:橹ぃ籉欢ㄖ艼籒
,—,,琧,,...,.,瑃..瑅,,瓵琣...,甁·籹琣瑃
,琣猰—,,;;;.—.瑃,瑃
插图、表格清单呒治鲆堑牧鞒舔尽图籰器件结构示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图雷达信号处理专用芯片结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.杓屏鞒獭接口的特性参数⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。图验证平台的逻辑设计框图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表枇捶掷嗉肮δ苊枋觥表Υ鸢罚砦罄嘈捅嗪拧图卜实现收敛路径模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图开发流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..谋嗉啊系统结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图芯片设计的抽象层次⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.,图验证流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯一刂频缏返慕峁箍蛲肌图差分传输原理框图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图罘址⑺托藕挪ㄐ巍图罘纸邮招藕挪ㄐ巍图籰验证平台的硬件整体框图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图存储器连接原理图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图网口连接原理图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯...7⒒肪场核械慕峁雇肌核械慕峁雇肌刂破髯刺;煌肌图瓿蒁枇吹姆抡娌ㄐ巍图籰信息包的结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图魇杂Υ鸢慕峁埂图数据帧的格式⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
翠...甜芰司协俐兰梢越宦畚牡娜ú炕虿糠致畚哪谌荼嗳胗泄厥菘饨屑焖鳎梢圆捎糜坝⑺跤』蛏独创性声明学位论文版权使用授权书知,除了文中特别加以标志和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得盒胆工些太堂或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。本学位论文作者完全了解金选恍┷烫糜泄乇A簟⑹褂醚宦畚牡墓娑ǎ腥ūA舨⑾国家有关部门或机构送交论文的复印件利磁盘,允许论文被查阅或借阅。本人授权盒月曼王些太本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所学位论文作者签字:签字日期:年月描等复制手段保存、汇编学位论文。C艿难宦畚脑诮饷芎笫视帽臼谌