文档介绍：华中科技大学
硕士学位论文
基于MIPS指令集的RISC微处理器控制模块的设计与实现
姓名:邹志斌
申请学位级别:硕士
专业:计算机应用技术
指导教师:曹计昌
20080603
华中科技大学硕士学位论文
摘要
随着集成电路设计和工艺技术的发展,嵌入式系统因为具有高性能、低功耗、
便携式的优点,已经在移动通信、机顶盒、智能卡等信息终端中得到了广泛的应
用。而作为嵌入式系统核心的微处理器,其性能直接影响着整个系统的性能,目前
精简指令集(Reduced Instruction puter,RISC)架构作为微处理器设计
策略的一种类型己越来越多地应用于微处理器的体系设计中。
微处理器设计首先要确定指令系统。采用与 MIPS 指令兼容的设计思想,根据
微处理器要实现的功能选择 MIPS 核心指令中的 34 条作为指令系统。在 32 位单周
期微处理器设计中,按照这些指令运行的数据通路,设计各种控制信号,采用组合
逻辑实现控制单元。在 32 位多周期微处理器设计中,由于指令运行需要的时钟周
期不一样,存在多个状态,使用有限状态机来描述控制单元。
在 5 级流水线的 32 位 RISC 微处理器设计中,指令执行过程被分为取指令、指
令译码、指令执行、存储器访问和数据回写 5 个阶段。由于采用流水线技术,就出
现了数据冒险和分支冒险的问题。对于数据冒险问题,通过在流水线中设计数据转
发单元和冒险检测单元来解决。由分支或跳转语句引发的分支冒险问题,可以采用
缩短分支延迟的方法,在指令译码阶段增加比较器和数据转发单元并修改相应的地
址选择逻辑来解决。
基于 FPGA 的实验验证,首先根据对模块的设计,采用硬件描述语言描述实
现,然后对每一个模块和整个系统进行功能仿真,最后将完整的 RISC 微处理器核
综合并下载到 FPGA 开发板上进行验证。

关键词: 精简指令集微处理器,控制单元,数据冒险,分支冒险,硬件描述语言

I
华中科技大学硕士学位论文
Abstract
With the development of IC design and process technology, embedded system has
been widely applied in many kinds of electronic equipments such as Set-Top Box, mobile
communication,smart card etc, beacause of the advantage of high performance,lower
power cost and the core of embedded system,the microprocessor's
performance directly determines the performance of as a
strategy,RISC(Reduced Instruction puter) is ing more popular in the design
of embedded microprocessor.
The first step of microprocessor design is determining the instruction
comparing some popular RISC instruction set, we choose the MIPS instruction set, and
decide to implement 34 instructions of MIPS instrction set. The RISC microprocessor has
fixed-length of 32-hit instructions based on three different format R-format, I-format and
J-format, and 32-bit general-purpose registers with memory word of 32-bit. In the design
of single cycle microprocessor, we bination logic to realize the control the
design of mutile cycle microprocessor,we use FSM(Finite St