文档介绍：国防科学技术大学
博士学位论文
异步嵌入式微处理器设计与分析关键技术研究
姓名:王蕾
申请学位级别:博士
专业:计算机科学与技术
指导教师:王志英;戴葵
20060901
摘要深亚微米工艺条件下,同步集成电路技术开始面临时钟扭曲难以解决、时钟功耗过大等问题。异步集成电路技术使用本地握手信号来控制电路各模块操作的时序,从根本上解决了同步集成电路技术面临的问题,并且异步集成电路具有功耗低、性能好、鲁棒性高和电磁兼容性好等优势。本文针对异步嵌入式微处理器设计与分析的关键技术,对异步集成电路的设计流程、异步电路的性能建模和分析技术、位微处理器体系结构和微体系结构设计与实现的关键技术和异步微处理器的设计与实现的关键技术等方面进行了深入的研究。本文取得的主要研究成果如下:岢隽嘶诤甑ピ5囊觳郊傻缏飞杓屏鞒獭8蒙杓屏鞒坛浞掷昧讼钟械耐步集成电路ぞ撸觳娇刂仆分械墓丶ピHǘㄖ莆:甑ピ#币觳数据通路的设计仍采用同步集成电路的设计方法。为了验证该设计流程,本文设计实现了一款位异步乘法器,既验证了设计流程,也验证了异步电路在功耗和岢隽嘶谂哦油绲囊觳降缏返男阅芙:头治鏊惴āE哦油缱魑R恢窒统级的建模和分析工具,具有很强的抽象建模能力,适用于对异步电路进行高层次建模和分析,在设计的早期为设计提供指导。本文提出了两类分析算法:基于闭环排队网络的分析算法和基于开环排队网络的分析算法,分别针对不同结构的异步电路进行建模和分析。岢隽嘶赑网的异步电路的平均周期分析方法和异步电路的重定时算法。为了分析异步电路的平均周期,本文提出了两种分析方法:基于槐淞康姆治方法和基于线性规划的分析方法。前者适合对异步电路的高层次的抽象模型进行分析,后者适合对异步电路的电路级模型进行分析。以平均周期分析方法为基础,基于同步电路的重定时技术,本文提出了异步电路的重定时算法,优化异步时延岢霾⑸杓屏艘恢晃⒋砥鞯奶逑到峁笴、并实现了一款位同步嵌入式微处理器芯片。研究了位微处理器的指令集设计、存储系统设计等关键技术。研究了基于该体系结构的同步嵌入式微处理器的微体系结构设计、逻辑设计和实现、测试和验证等一系列关键技术。同步嵌入式微处理器芯片已经通过ひ盏难橹ぃぷ髦髌滴ü衔8丛拥挠τ貌馐粤似湔沸和稳定性,具有广阔的应用前景。钊胙芯坎⑸杓剖迪至艘恢忠觳轿⒋砥髟汀T谘芯恳觳郊傻缏飞杓品法、建模和分析技术以及微处理器体系结构和微体系结构设计与实现等一系列关性能方面所具备的优势。电路的性能。国防科学技术大学研究生院博士学位论文第
遵循逑到峁梗酝角度胧轿⒋砥鞯闹噶盍魉呶;。,这些技术是有效的,能够应用于异步微处理器的设计和实现中。主题词:异步集成电路,微处理器,集成电路设计流程,性能分析,性能优化键技术的基础上,深入研究并设计实现了异步微处理器原型。异步微处理器原型元的异步集成电路设计流程和解同步技术相结合的方法设计和实现。本文通过设计和实现异步微处理器原型,对异步集成电路设计方法、建模和分国防科学技术大学研究生院博士学位论文第页
船甒甌.,.班..国防科学技术大学研究生院博士学位论文琾..;,第.,琱.,甌.,.猧瑆一
畁鬭篈甌.,琍国防科学技术大学研究生院博士学位论文上,琺第~页甧··..,
瘟魉撼迨⋯表录目表异步电路的分类⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.表四段握手协议控制电路的面积和延迟⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表同步异步接口模块的信号⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表两种压缩单元实现的比较⋯⋯⋯⋯⋯⋯⋯.表全定制与综合得到的“位全加器比较⋯⋯⋯表不同晶体管参数下延迟单元的延迟⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表全定制延迟单元的延迟和面积⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表乘法器面积以及晶体管数目比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表同步乘法器和异步乘法器的性能比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表匠朔ㄆ骱鸵觳匠朔ㄆ鞯墓谋冉稀表排队系统的性能参数⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯,流水段的处理速度,瘟魉撼迨,,,流水段的处理速度琹,瘟魉撼迨,,,流水段的处理速度,,⋯⋯⋯⋯瘟魉撼迨,,,流水段的处理速度,,⋯⋯⋯⋯表乘法器的参数⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表计算结果⋯⋯⋯..表最小支撑槐淞俊表实验结果婊ノ唬旱刃⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表实验结果瓿墒奔洌ノ唬簄⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯/噶畹难爸纺J健表指令类型区域编码⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表异常的优先级定义⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.缓虰位的含义⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表一级描述符各域的含义⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯