文档介绍：华中科技大学
硕士学位论文
基于FPGA的双核优卡的I/O通道设计与接入机制研究
姓名:刘畅
申请学位级别:硕士
专业:计算机应用技术
指导教师:曹计昌
20080603
华中科技大学硕士学位论文
摘要
双核优卡是一种具有新型安全体系结构的智能卡,能够存储多个 COS 及其应
用。它采用完全隔离的思想实现 COS 间的存储安全和访问安全。
I/O 通道是双核优卡与终端进行串行数据传输的渠道。它的数据传输功能根据
模块分层理论可以分成物理层、数据链路层和应用层。物理层和数据链路层的功能
由串行通信接口实现,8051 微控制器核实现应用层协议处理。
串行通信接口使用内部时钟源,并使用两个 I/O 口,它由波特率发生器、发送
模块、接收模块和 FIFO 模块构成。波特率发生器可以产生 16 倍波特率时钟以供接
收模块对接收的数据进行抽样判决。发送模块在内部有限状态机的控制下将并行数
据串行发出,并在发送数据的两端添加起始位、校验位和停止位。接收模块在内部
有限状态机的控制下能够从串行输入的比特流中检测到一个字符帧的开始和结束,
并提取 8 bits 数据以并行方式输出。串行通信接口在数据传输完成后,会向微控
制器核发出中断请求。FIFO 模块降低了中断请求的频率,提高了系统性能。
接入机制的研究目的是使双核优卡能够无缝接入到现有智能卡终端设备中。接
入机制硬件系统的关键部件是优卡调度模块和 I/O 通道复用模块。调度模块通过启
动或停止时钟信号,控制优卡内部两个微控制器核的运行,并由一个状态控制逻辑
决定两个核的互斥运行。两个微控制器核通过 I/O 通道复用模块实现对串行通信接
口的分时复用。
用 ModelSim 对 I/O 通道和接入机制的硬件设计进行功能仿真,并在 FPGA 平台
上进行整体验证。

关键词: 优卡,输入输出通道,串行通信接口,接入机制,通道复用

I
华中科技大学硕士学位论文
Abstract
Dual-core UCard(Universal Smart Card) is a new type security architecture of smart
card, it can store more than one COS and its applications. It adopts the idea plete
isolation among the COSs to ensure the storage and access security.
I/O Channel is used for serial data transfer between Dual-core UCard and terminal
device. The data transmission function of I/O Channel can be divided, following moduling
and layering theory, into three layers: physical layer, data link layer and application layer.
A munication interface is used to plish physical layer and data link layer
function, and an 8051 microcontroller core is responsible for application layer data
transmission.
UCard munication interface has one internal clock source and two I/O
ports. munication interface mainly consists of baud rate generator, transmitter
module, receiver module and FIFO module. Baud rate generator can produces 16 times the
baud rate clock for the receiver to achieve sampling judgement. A internal finite state
machine controls the parallel–to-serial data transmitting process of transmitter module.
The start