文档介绍：郑州科技学院《数字电子技术》课程设计题  目 十二进制计数器 学生姓名   丁洪宝   专业班级   电科一班  学  号   201031018  院(系)  电气工程学院 指导教师   袁玉霞   完成时间 2013年03月15日目 录1实验概述      22十二进制计数器设计描述        43十二进制计数器的设计与仿真      84总结  9参考文献  11附录1:实验电路图  12附录2:元器件清单  131实验简述计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势,又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列,就能正确运用这些器件。计数器在现代社会中用途中十分广泛,在工业生产、各种和记数有关电子产品。如定时器,报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控,扩展更多功能。)每隔1s,计数器增1;能以数字形式显示时间。2)熟练掌握计数器的各个部分的结构。3)计数器间的级联。4)不同芯片也可实现十二进制。)用两个74LS160芯片和一个与非门实现。2)当定时器递增到12时,定时器会自动返回到01显示,然后继续计时。本设计主要设备是两个74LS160同步十进制计数器,并且由200HZ,5V电源供给。作高位芯片与作低芯片位之间级联。,要实现十二进制计数器必须用两片实现级联,把各位芯片预置1,当数码管显示9时,个位芯片开始进位即B端为0C端为1,经过与非门输出高电平,十位芯片开始工作,十位芯片由0变为1,此时十位芯片A端为1个位芯片B端为0C端为0,经过与或门输出0,十位芯片处于维持状态,当个位芯片显示2时,个位芯片B端为1十器位芯片A端为1,经过与非门输出0,重新开始预置数,)芯片介绍:74LS160为加减可逆十进制计数器,CPU端是加计数器时钟信号,CPD是减计数时钟信号RD=1时无论时钟脉冲状态如何,直接完成清零功能。RD=0,LD=0时,无论时钟脉冲状态如何,输入信号将立即被送入计数器的输出端,完成预置数功能。2)十进制可逆计数器74LS160引脚图管脚及功能表3)74LS160是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:图2-174LS160的引脚排列及逻辑符号(a)引脚排列                      (b)逻辑符号图中:为置数端,为加计数端,为减计数端,为非同步进位输出端,   为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为清除端,Q0、Q1、Q2、Q3为数据输出端。4)利用两片74LS160分别作为十二进制计数器的高位和低位,分别与数码管连接。把其中的一个芯片连接构成十进制计数器,另一个通过一个与门器件构成一个十进制计数器。    )两芯片之间级联;把作高位芯片的进位端与下一级up端连接这是由两片74LS160连接而成的12进制计数器,低位是连接成为一个十进制计数器,它的clk端接的是低位的进位脉冲。高位接成了十进制计数器。当输出端为1010的时候在下个时钟的上升沿把数据置数成0000这样就形成了进制计数器,连个级联就成为了12进制计数器,分别可以作为秒和分记时。2)方案的实现:用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知,计数器初值为01,按递增方式计数,增到12时,再自动返回到00。此电路可以作为简易数字时钟的分钟显示。下图为12进制计数器的总体框图。图2-3系统总体框图3十二进制计数器的设计与仿真                         )十进制计数器(个位)电路本电路采用74LS160作为十进制计数器,它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。2)功能表如下;CPRDLDEPET工作状态×0 ××置零↑10××预置数×1101保持×11×0保持↑1111计数      表3-1十进制计数器功能表连接方式如