文档介绍：中国科学技术大学
硕士学位论文
基于AMBA和WISHBONE总线的桥接设计
姓名:曹凡
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:易波
2011-05
摘要
摘要
片上系统 SOC 已成为现在大规模数字集成电路设计的主流技术。SOC 芯片
一般由多个 IP 模块构成,其中包括嵌入式 CPU、DSP、各功能模块、存储模块、
外部接口模块等。主模块与从模块之间由片上总线相连接,以完成控制信号和数
据信号的传递。目前最常用的 SOC 片上总线协议是 ARM 公司的 AMBA 。一
般商用 IP 都支持该总线协议。可以说 AMBA 总线协议已成为了 SOC 总线协议
的事实上的标准。
SOC 技术的一个主要优势是 IP 可以重复使用。要完成一个 SOC 设计项目,
设计者并不需要从头设计其中的所有模块,只需要将可重用的 IP 模块和部分自
己开发的模块集成在一起即可。但商业 IP 一般价格昂贵,在一般 SOC 项目中除
了关键的 CPU 和 DSP 模块必须购买之外,购买其余的外设 IP 并不合算。而自
己开发所有这些 IP 模块则又太耗时间,因此使用免费的开源 IP 成为一个合适的
选择。
OpenCores 是一个提供免费开源 IP 的组织。在其网站上有很多已验证的开
源 IP 可以下载。但该网站上的 IP 一般都采用 WISHBONE 总线协议,该协议与
AMBA 总线协议并不兼容。因此如果要把它们集成到常用的 AMBA 总线环境中
则需要进行信号转换。也就是翻译意义不同的控制信号,并调和控制信号和数据
信号之间的时序差异。
本论文采用 OpenCores 网站上的以太网 MAC IP 模块为例,设计了 ABMA
总线和 WISHBONE 总线之间的信号转换桥。该总线桥可以实现 AMBA 总线信
号和 WISHBONE 总线信号之间的双向转换。通过该总线桥,以太网 MAC IP 模
块可以连接到 AMBA 总线环境中正常使用。
本设计采用 Verilog 硬件描述语言编码。并用新思的 VCS 仿真软件进行仿真
验证。仿真结果表明该总线桥在各种总线请求下都工作正确,接在总线桥另一端
的以太网 MAC IP 工作完全正常。该总线桥设计成功。其电路简单,转换时延小,
易于集成,并可以用于其它一些只有 WISHBONE 总线接口的 IP 上,使得
OpenCores 上的开源 IP 更容易被应用。
关键词:SOC、总线桥、AMBA 总线、WISHBONE 总线、Verilog HDL、OpenCores、
MAC
I
Abstract
ABSTRACT
System On Chip has e the mainstream technique of digital VLSI design.
Usually there are a number of IP modules on a SOC chip, including embedded CUP,
DSP, function modules, memories and external interface modules. Master modules
and slave modules are connected with on-chip buses in order to transfer control and
data signals. The monly used on-chip bus protocol is AMBA of ARM
Ltd. mercial IPs support it, so it has e the de facto standard of SOC bus
protocol.
The main advantage of SOC technique is IP reuse. To plish a SOC project,
designers do not have to design all the modules from the beginning; they only need to
integrate reusable IPs and part of their own designs together. mercial IPs are
expensive, purchase all the IPs in a SOC project is not cost-effective, only key
modules like CPU or DSP