一种基于JTAG的SOC测试电路设计及实现.doc

文档介绍：26卷 :2008-03-07基金项目:国家“八六三”计划项目(2006AA01Z415一种基于JTAG的SOC测试电路设计及实现郑晓光,白国强(清华大学微电子学研究所清华信息技术国家实验室(筹,北京摘要:,,测试过程可灵活配置,关键词:JTAG;TAP;SOC;测试;可复用中图分类号:TN407:A文章编号:1000-7180(200901-0187-03ADesignandImplementBasedonJTAGZHENGXiao2guang,BAIGuo2qiang(InstituteofMicroelectronicsofTsinghuaUniversity,Beijing100084,ChinaAbstract:Inthispaper,,:JTAG;TAP;SOC;test;reusableIP1 引言联合测试行动组(JointTestActionGroup,,,对芯片内的CPU、存储器、,本文设计的电路通过编写简单的驱动程序,可以利用PC机的并口对芯片进行绝大部分模块的测试[124].文中介绍的SOC测试方法还具有很好的可复用性,经过简单移植,可复用于其他SOC设计中, :(1测试访问口(essPort,TAP;(2TAP控制器;(3指令寄存器;(:TCK(测试时钟、TMS(测试模式选择、TDI(测试数据输入和TDO(,测试访问口还包括一个可选信号TRST(,(指令寄存器和DR( ,IR(,(级,,,,, 、存储器、通信接口、,存储器由1块32KB的OTPROM(OneTimeProgrammableROM、1块32KB的EEP2ROM、、存储器管理单元(MMU以及多个加密协处理器模块(3DES、SHA21、RSA、,CPU、 SOC芯片结构图4 测试方案在SOC设计实例中,包含了多个数字模块和多个存储器,数字模块中,,可以通过EDA工具进行全扫描链的插入及测试向量的生成,EDA的帮助文档,,,:EEPROM的测试、RAM的测试、3DES/R