文档介绍：CH4 晶体管-晶体管逻辑(TTL)电路1集成电路设计概论西安交通大学微电子学系刘润民第4 章晶体管-晶体管(TTL)逻辑电路集成电路设计概论西安交通大学微电子学系刘润民第4 章晶体管-晶体管(TTL)逻辑电路CH4 晶体管-晶体管逻辑(TTL)电路2绪论在数字集成电路中,完成各种逻辑运算和变换的电路称为逻辑电路,组成逻辑电路的基本单元是门电路和触发器电路,触发器电路基本上也是由各种门电路组成的,门电路是数字集成电路的基本单元,在双极数字集成电路中,按照基本单元电路的工作特点的不同,大致可分为:?饱和型逻辑集成电路(RTL,DTL,TTL,I2L)?抗饱和型逻辑集成电路(STTL)?非饱和型逻辑集成电路(ECL)CH4 晶体管-晶体管逻辑(TTL)电路3第一种实用的数字集成电路是电阻-晶体管耦合逻辑(RTL)电路,如图所示,这是一种或非门,只要有一个输入信号为高电平,输出则为低电平,输出低电平VOL≈,级连使用时输出高电平为VOH≈1V,这种电路的特点是:速度较慢,负载能力和抗干扰能力差。VccV0Vi1Vi2Vi3Q1Q3Q2电阻-晶体管耦合逻辑(RTL)电路CH4 晶体管-晶体管逻辑(TTL)电路4下图是二极管-晶体管逻辑(DTL)电路,是一种与非门,只要有一个输入信号为低电平,输出就为高电平,只有当所有输入端都是高电平时,输出才为低电平。相对于RTL电路,它的负载能力和抗干扰能力都有所提高,但电路速度仍然较慢。V0二极管-晶体管逻辑(DTL)电路CH4 晶体管-晶体管逻辑(TTL) 标准TTL与非门(四管单元),也是54/74系列电路的基本单元。电路的特点是:?当输出端由低电平转向高电平时,也就是Q2由导通转向截止、Q1由截止转向导通的过程,在此过程中Q1可反抽Q2基区中的过剩载流子,使电路的平均传输延迟时间tpd下降,从而提高了电路的工作速度。?输出级采用图腾柱结构(Q3-D和Q5轮流导通),使电路的功耗较低。?电路的优值(延时功耗积)tpdPD=100pJ。CH4 晶体管-晶体管逻辑(TTL) 标准54,74(T1000) 系列TTL 与非门Vi R14KΩ =5VV0CH4 晶体管-晶体管逻辑(TTL)。由图可见,,输出始终为高电平,当输入端电平>,输出电平开始下降;当输入电平>,输出为低电平(VOL=VCES5)。~,输出电平从B到C,时间由R2/R3决定。=-R2/R3EV0/VVOL= 四管单元TTL 与非门电压传输特性VOHCH4 晶体管-晶体管逻辑(TTL)电路8由于Q5的集电极与二极管D的负极电位相同,所以在版图设计时,可将Q5和D设计成一个复合管,共用一个隔离岛,如图所示。 Q5-D的复合版图和剖面图N+N+N+PPP+P+N-epiN+-BLP-SUPEBCD-CD+CH4 晶体管-晶体管逻辑(TTL) 54H/74H ,由于输出端从低电平向高电平转换的瞬间,从电源经R5,Q3,D到Q5有瞬态大电流流过,因此在二极管D上就有大量的存储电荷,因没有泄放回路只能靠二极管本身的复合而消失,所以使该电路的开关速度受到影响。。①用Q3,Q4构成的达林顿管代替Q3和D。在输出低电平时,由于VCB4=VCE3>0,Q4不会进入饱和,所以Q4导通时基区的存储电荷就会明显减少;另外Q4的CH4 晶体管-晶体管逻辑(TTL)电路10Vi R2760Ω= 54 H74H(T2000) 系列TTL 与非门