文档介绍：数字逻辑电路组合逻辑电路——组合电路时序逻辑电路——时序电路§1时序逻辑电路概述11、组合电路:电路的输出只与电路的输入有关,与电路的前一时刻的状态无关2、时序电路:电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态由触发器保存时序电路:组合电路+触发器电路的状态与时间顺序有关组合逻辑电路结构如下图所示。x1, x2, …,xn为某一时刻的输入;Z1,Z2,…,Zm为该时刻的输出。输出函数集:Zi=fi(x1,x2,…,xn), i=1, 2,…,m输出Zi仅是输入xi的函数,即只与当前的输入有关。时序逻辑电路的结构如下图所示它由组合逻辑和存储器件两部分构成。x1,x2,…,xn为时序电路的外部输入;Z1,Z2,…,Zm为时序电路的外部输出;y1,y2,…,yr为时序电路的内部输入(或称状态);Y1,Y2,…,Yp为时序电路的内部输出(或称激励)。时序电路的组合逻辑部分用来产生电路的输出和激励,存储器件部分是用其不同的状态(y1,y2,…,yr)来“记忆”电路过去的输入情况。上图所示的时序电路逻辑功能的函数一般表达式为Zi=gi(x1,x2,…,xn;y1,y2,…,yr)  i=1,2,…,m  (5-1)Yj=fj(x1,x2,…,xn;y1,y2,…,yr)   j=1,2,…,p  (5-2)式(5-1)称为输出函数式(5-2)称为激励函数这两个函数都与变量x,y有关,也即电路的输出不仅与电路的输入有关,而且与电路的状态有关。5时序电路一般结构组合电路触发器电路X1XiZ1ZjQ1QmD1Dm…………—有统一CP,状态变更与CP同步。异步—无统一CP,状态变更不同步,逐级进行。时序电路分类按输出信号特点分Mealy型—输出不仅与存贮状态有关,还与外部输入有关。Moore型—输出仅与存贮状态有关。按通用性功能分典型时序—移存器、计数器、序列信号发生/检测器一般时序—任意时序逻辑命题7时序电路的状态表和状态图状态表反映时序电路的输出Z、次态yn+1、输入x和现态yn之间的逻辑关系和状态转换规律的表格。Q1Q00001101111/100/001/010/001/010/011/000/101X现态输入次态/输出8状态图表示时序电路的状态、状态转换条件、方向、及状态转换规律。Mealy型Moore型ynyn+1X/Z(输出与状态、输入有关)(输出仅与状态有关)yn/Zyn+1/ZX实际时序电路中,若有n个触发器(记忆单元),一般有N个状态,2n-1≤N≤2n。Mealy型电路如果同步时序电路的输出是输入和现态的函数,即Zi=fi(x1,x2,…,xn;y1,y2,…,yr), i=1, 2,…,m,则称该电路为Mealy型电路。Mealy型同步时序电路状态表的格式如表所示。表格的上方从左到右列出输入x1,x2,…,xn的全部组合,表格左边从上到下列出电路的全部状态y,表格的中间列出对应不同输入组合的现态下的次态yn+1和输出Z。这个表的读法是,处于状态y的时序电路,当输入x时,输出为Z,在时钟脉冲作用下,电路进入次态yn+…X……Y………/Z例题:其同步时序电路有一个输入x,一个输出Z,4个状态A, B, C, D,该时序电路的状态表如下所示:yx01AD/0C/1BB/1A/0CB/1D/0DA/0B/1从该状态表可看出,若电路的初态为A,当输入x=1时,输出Z=1,在时钟脉冲作用下,电路进入次态C。假定电路的输入序列为x: 10100110那么,与每个输入信号对应的输出响应和状态转移情况为:时钟:  1  2  3  4  5  6  7  8x:  1  0  1  0  0  1  1  0y:  A  C B  A  D  A  C Dy(n+1):  C  B A  D  A  C  D A Z:  1  1  0  0  0  1  0  0