文档介绍：数字IC低功耗设计综述[摘要]数字IC的低功耗设计是一个系统问题,必须在设计的各个层次上综合应用不同的设计策略,才能在降低功耗的同时维持较高的系统性能。系统地总结当前系统级芯片设计中的低功耗技术,并对不同设计层次的功耗优化方法分别进行讨论。本文来源于网络,本站发布的论文均是优质论文,供学****和研究使用,文中立场与本网站无关,版权和著作权归原作者所有,如有不愿意被转载的情况,请通知我们删除已转载的信息,如果需要分享,请保留本段说明。[关键词]低功耗时钟门控多阈值电压电源门控中图分类号:TP2文献标识码:A文章编号:1671-7597(2009)0520023-02 一、引言一直以来,集成度和性能都是衡量集成电路设计的两个关键因素。但随着芯片集成度和设计复杂度的提升,IC芯片面临着日益严重的热量管理的挑战,即使采用节省功耗的CMOS电路也难以解决这一问题。可以说,功耗指标已经成为芯片设计中的又一关键因素。长久以来,动态功耗是IC功耗的主要组成部分,但随着深亚微米工艺的发展,之前微不足道的漏电流功耗呈指数级增大,甚至有超越动态功耗的趋势,这也使得新兴低功耗技术的研究显得更加重要和紧迫。本文第二部分将首先介绍芯片功耗的主要来源、基本概念及其影响因素;针对这些功耗来源和影响因素,文章第三部分将分别考虑IC设计中不同抽象层次对电路功耗的影响,并比较各项低功耗技术的效果和存在的问题。二、电路功耗分析研究低功耗技术,我们首先要分析功耗的来源。CMOS是当今使用最普遍的IC设计工艺。在一个CMOS电路中,功耗主要有三部分[1]: 其中是系统的频率;是跳变因子,即整个电路的平均翻转比例; 是门电路的总电容;是供电电压;是电平信号上升/下降的时间。公式(1)中,P是一个CMOS电路的总功耗;PSwitch跳变功耗,即动态功耗,是器件在工作过程中对电容充放电形成的;PShortCircuit短路功耗,也叫直通功耗,是器件在工作时由电源到地形成的通路造成的;PLeakage漏电流功耗,通常也叫做静态功耗,是由亚阈值电流和反向偏压电流造成的。图1是这三部分功耗的电路示意图。由公式(2)可以看出:要降低动态功耗可以通过降低器件的工作电压和工作频率、减小单元器件的负载电容或者降低电路的跳变因子来实现;与短路功耗(由工艺决定)对应的低功耗技术主要注重如何降低器件的工作电压Vdd、提高晶体管阈值电压Vth以及改善电路工艺等;而漏电流功耗主要受工作电压Vdd、阈值电压Vth和器件尺寸W/L等几个参数的影响。其中Vth的减小使得漏电流功耗呈指数级增大,这一点在深亚微米工艺中表现的尤为突出。三、层次化的低功耗设计从上面的简单分析中可以看出,低功耗技术涉及到很多因素,如电源电压、工作频率、阈值电压、跳变因子、负载电容以及器件尺寸等。低功耗设计就是从这些基本因素出发,在设计的各个阶段综合运用不同的策略以取得更好的低功耗效果。(一)工艺级工艺上可以考虑的低功耗技术主要有:降低电源电压,减小晶体管尺寸,增加金属层数以及采用其它特殊工艺等。电源电压随着工艺水平的提高不断降低,为满足性能的要求,阈值电压也随之不断的降低。然而,阈值电压的减小会导致泄漏电流呈指数级增长,而且越来越薄的栅氧化层也使得栅沟道泄漏电流不断加大。在90nm和更先进的工艺下,泄漏功耗的处理成为芯片设计中的主要部分。针对这一问题,可以采