文档介绍：东南大学电工电子实验中心实验报告课程名称:数字逻辑电路实验第二次实验实验名称:门电路和组合逻辑院(系):电气工程专业:电气工程及自动化姓名: 学号:实验室:104 实验时间:2013年11月8日评定成绩:审阅教师:实验目的(1)掌握TTL和CMOS器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响;(2)掌握通过数字器件手册查看器件静态和动态特性参数;(3)掌握不同结构的数字器件之间的互连;(4)掌握OC门和三态门的特性和使用方法;(5)加深示波器测量技术的训练;(6)掌握小规模组合逻辑的工程设计方法;(7)了解竞争和冒险的产生原因,消除方法,掌握用示波器和逻辑分析捕捉毛刺的方法。实验器材 74LS00 74LS2074LS244 74HC0174LS04必做实验1.(1)用OC门实现三路信号分时传送的总线结构用OC门实现三路信号分时传送的总线结构,,。(注意OC门必须外接负载电阻和电源,EC取5V) ,计算OC门外接负载电阻的取值范围,选择适中的电阻值,连接电路。选取。设计图如右图所示接线图如下静态验证:控制输入和数据输入端加高低电平,用电压表测量输出高低电平的电压值,注意测量A2A1A0=000时的输出值。Ec=.:控制输入加高低电平,数据输入端加连续脉冲信号,用示波器双踪显示输入和输出波形,测量波形的峰峰值、高电平电压和低电平电压,对结果进行分析并解释为什么要选择“DC”。A2A1A0D2D1D0输出Y001XXTTL010XTTLX100TTLXX频率/Hz峰-峰值/V高电平/V低电平/-,将EC改为10V,重复①和②,分析两者的差别。注意,改为10V,避免烧毁器件。选取,真值表如下:Ec=..(2)用三态门实现三路信号分时传输要求:用三态门实现实验内容7中的三路信号分时传输重复实验内容7中的②和③,注意不要同时将两个或两个以上的三态门的控制端处于使能状态。将A2A1A0设为“000”,D2D1D0设为“111”,此时输出端为高阻状态,测量输出端电压值,总结如何用万用表判断高阻态。用三态门实现三路信号分时传送的总线结构电路图如下图所示。实验接线图如下真值表如下:A2A1A0D2D1D0Y电压/:A2A1A0D2D1D0输出Y001XXTTL010XTTLX100TTLXX 波形参数如下:频率/Hz峰-峰值/V高电平/V低电平/-:2(1):SSI组合逻辑设计及竞争-,它接收8421BCD码B3B2B1B0,仅当2<B3B2B1B0<7时,输出Y才为1。B3B2B1B0Y000000001000100001110100101011011010111010000100101010X1011X1100X1101X1110X1111XY=B2B1’+B2B0’+B2’B1B0=((B2B1’)’∙(B2B0’)’∙(B2’B1B0)’)’接线图见下页经实验测试,真值表同上,能完成所需功能。设计一个组合逻辑电路,它接收4位二进制数B3B2B1B0,仅当2<B3B2B1B0<7时,输出Y才为1。B3B2B1B0Y00000000100010000111010010101101101011101000010010101001011011000110101110011110化简得: Y=B3’B2B1’+B3’B2B0’+B3’B2’B1B0 =((B3’B2B1’)’∙(B3’B2B0’)’∙(B3’B2’B1B0)’)’接线见下页,逻辑电路图略。