文档介绍：法商学院《数字电路课程设计》课程设计报告专业:应用电子技术班级:应电11301姓名:周灵姓名:李雄威指导教师:沈田课程设计任务书设计题目:篮球竞赛24秒倒计时器设计任务与要求:设计一个篮球竞赛24秒倒计时电路,该电路能实现如下功能:1)24秒倒计时显示功能;2)设置外部控制开关,控制计数器的重置“24”、启动和暂停功能;3)计数器递减至0(即时间到)时,数码管显示“00”,同时发出光电报警信号。一、电路设计原理经过对电路功能的分析,整个电路主要由控制电路、秒脉冲信号发生器、计数器、译码器和报警电路五个部分组成。示意图如图1所示。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能,而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准,但本设计对此信号要求并不是太高,故电路可采用555集成电路或由TTL与非组成的多谐振荡器构成。主体电路:24秒倒计时。24秒计数芯片的置数端清零端共用一个开关,比赛开始后,24秒的置数端无效,24秒的倒数计时器开始进行倒计时,逐秒倒计一之到零。选取“00”这个状态,通过组合逻辑电路给出截断信号,让该信号与时钟脉冲在与门中将时钟截断,使计时器在计数到零时停止。图1-124秒计时器系统设计框图二、单元电路分析(一)控制电路控制电路由74LS00芯片和74LS10芯片组成,实现计数器的复位、计数和保持“24”数字显示,以及报警的功能。如图2-1-1为EWB控制电路仿真图。图2-1-1EWB控制电路仿真图(1)开关A:启动按钮、复位按钮开关A接地时,计数器保持“24”状态不变,处于等待状态;当开关A闭合时,计数器开始计时,当计数器递减计数到零时,控制电路产生报警信号;当开关A再次接地时,计数器立即复位到预置数值,即“24”。(2)开关B:归零按钮当开关B接高电平时,不管计数器显示任何数值,计数器立即归零,即“00”。(3)开关C:暂停按钮当暂停/连续开关(开关C)暂停时,计数器暂停计数,显示器保持不变;当暂停/连续开关(开关C)处于连续时,计数器继续倒计时计数。(二)秒脉冲发生器为了给计数器74LS192提供一个时序脉冲信号,使其进行减计数,本设计采用555构成的多谐振荡电路(即脉冲产生电路),其基本电路如图2-2-2。,其产生的脉冲周期为:T=(R1+2R2)C。因此,我们可以计算出各个参数通过计算确定了R1取15k欧姆,R2取68k欧姆,电容取C为10uF、,.这样我们得到了比较稳定的脉冲,-2-1555管脚图图2-2-2555多谐振荡电路图(三)计数器计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。结合我们所学****的各芯片特点,只有74LS19系列芯片属于可减计数器,而74LS191和74LS193是十六进制,实验室没有74LS190芯片,所以只能选取74LS192芯片进行实验。74LS192是十进制可编程同步加锁计数器,它采用8421码二-十进制编码,并具有直接清零、置数、加锁计数功能。如图2-3-1为74LS192引脚图。如图2-3-2为74LS为同步十进制逻辑功能表。图2-3-174LS192引脚图输入输出CRLDCPUCPDD3D2D1DOQ3Q2Q1Q01XXXXXXX00XXdcba01↑1XXXX011↑XXXX0111XXXX0000dcba加法计数减法计数保持图2-3-274LS为同步十进制逻辑功能表当=1,CR=0时,若时钟脉冲加到端,且=1,则计数器在预置数的基础上完成加计数功能;当加计数到9时,端发出进位下跳变脉冲;若时钟脉冲加到端,且=1,则计数器在预置数的基础上完成减计数功能,当减计数到0时,端发出借位下跳变脉冲。由74LS192构成的二十四进制递减计数器如下图2-3-3所示图2-3-374LS192构成的二十四进制递减计数器其预置数为N=(00100100)2=(24)10。它的计数原理是:只有当低位端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且为0时,置数端=0,计数器完成并行置数,在端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。(四)译码显示电路此模块主要是由74LS48译码器和共阴极七段LED显示器组成,通过计数器加到译码器,从而实现共阴极七段LED显示器从24递减到零的计数显示功能。,其管脚图如图2-4-1所示。现将各管脚功能介绍一下:A、B、C、D是BCD码的输入端;a,b,c,d,e,f,g是输出端;试灯输入端:低电平有效。当=0时,数码管的七段应全亮,与输入的译码信号无关。本输入端用于测试数码管的好坏;图2-4-17