1 / 5
文档名称:

数字逻辑实验:组合逻辑电路的设计.doc

格式:doc   页数:5
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字逻辑实验:组合逻辑电路的设计.doc

上传人:fxl8 2014/3/31 文件大小:0 KB

下载得到文件列表

数字逻辑实验:组合逻辑电路的设计.doc

文档介绍

文档介绍:实验目的



实验器材
二输入四“与非”门组件3片,型号74SL00
二输入四“异或”门组件1片,型号74SL86
六门反向器门组件1片,型号74SL04
二输入四“与”门组件1片,型号74SL08
实验内容
A:一位全加/全减法器的实现
电路做加法还是做减法是由M决定的。当M=0时做加法运算,输入信号A、B和Cin分别为加数、被加数和低位来的进位,S为和数,Co为向上位的进位;当M=1时做减法运算,输入信号A、B和Cin分别为减数、被减数和低位来的借位,S为差,Co为向上位的借位。
B:舍入与检测电路设计
用所给定的集成电路组件设计一个多输出逻辑电路,该电路的输入为8421码,F1为“四舍五入”输出信号,F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时,电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时,电路的输出F2=1;其他情况F2=0。
实验前准备
▽内容A:一位全加/全减法器的实现
①根据全加全减器功能,可得到输入输出表如下:
②由以上做出相应的卡诺图:
   ③于是可得其逻辑电路图:
▽内容B:舍入与检测电路设计
①根据舍入与检测电路功能,可得到输入输出表如下:
②由上做出相应的卡诺图:
③于是可得其逻辑电路图:
实验步骤
;
;
,观察结果并记录。
实验体会
本次是第一次实验,主要了解了实验平台,同时需要我们将自己设计好的电路,用实验台上的芯片来实现。由于实验所使用的线很多,芯片的接口也多,所以一定要细心,分清楚连接芯片的输入、输出端,以免接错线。