文档介绍：4017芯片引脚功能、用一个CD4017制成的彩灯电路    。      <CD4017电路图>          CD4017输出高电平的顺序分别是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚,故③、②、④、⑦、⑩、①脚的高电平使6串彩灯向右顺序发光,⑤、⑥、③脚的高电平使6串彩灯由中心向两边散开发光。各种发光方式可按自己的需要进行具体的组合,若要改变彩灯的闪光速度,可改变电容C1的大小。     二、用三个CD4O17彩灯电路图CD4017的级连,如图2所示。    <CD4017原理图电路>     ,同上理可组合出各种不同的发光方式,见图3,可使6串彩灯向右流水发光,再向左流水发光,中心向两边散开后再向中心靠拢发光,1、3、5、2、4、6串间隔发光等等CD4017结构原理作者:佚名    文章来源:./    点击数:6113    更新时间:-4-6     CMOS集成电路CD4017C采用标准的双列直插式脚塑封,它的引脚排列如图1所示。 CC4017是国标型号,它与国外同类产品CD4017在逻辑功能、引出端和电参数等方面完全相同,能够直接互换。其引脚功能如1: ①脚(Y5),第5输出端; ②脚(Y1),第1输出端; ③脚(Y0),第0输出端,电路清零时,该端为高电平; ④脚(Y2),第2输出端; ⑤脚(Y6).第6输出端; ⑥脚(y7),第7输出端; ⑦脚(Y3),第3输出端; ⑧脚(vss).电源负端; ⑨脚(Y8),第8输出端; ⑩脚(Y4).第4输出端; 脚(Y9).第9输出端; 脚(Qco),级联进位输出端,每输入10个时钟脉冲,就可得一个进位输出脉冲,因此进位输出信号可作为下一级计数器的时钟信号。脚(EN),时钟输入端,脉冲下降沿有效; 脚(CP),; 脚(R),清零输入端,在“R”端加高电平或正脉冲时,CD40171C计数器中各计数单元输出低电平“0”,在译码器中只有对应“0”状态的输出端Y0为高电平; 脚(VDD),~18V直流电压。 CD40171C内部逻辑电原理图如图1-2所示。它是由十进制计数器电路和时序译码电路两部分组成。其中的D触发器Fl~F5构成了十进制约翰逊计数器,门电路5~14 构成了时序译码电路。。除了第3个触发器是经过门电路15、16构成的组合逻辑电路作用于F3的D3端以外,其余各级均是将前一级触发器的输出端连接到后一级触发器的输入端D的,计数器最后—级的Q5端连接到第一级的D1端。这种计数器具有编码可靠,工作速度快、译码简单,只需由二输入瑞的与门即可译码,且译码输出无过渡脉冲干扰等特点。一般只有译码选中的那个输出端为高电平,其余输出端均为低电平。约翰逊计数器状态如表1-1所示。当加上清零脉冲后,Q1~Q5均“0”,由于Q1的数据输入端D1是Q5输出的反码,因此,输入第—个时钟脉冲后,Q1即为“l”,这时Q2-Q5均依次进行移位输出,Ql的输出移至Q2,Q2的输出移至 Q3……。如果继续输入脉冲,则Q1为新的Q5,Q2~Q5依然依次移位输出,这样就得到了表l~l的状