文档介绍：第2章 EDA设计流程及其工具
EDA开发流程
3
.1 设计输入(原理图/HDL文本编辑)
1. 图形输入
状态图输入
波形图输入
原理图输入
在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图
2. HDL文本输入
将使用了某种硬件描述语言(HDL)的电路设计文本,
如VHDL或Verilog的源程序,进行编辑输入。
EDA开发流程
4
综合
整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述,依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合,最终获得门级电路甚至更底层的电路描述网表文件。
适配
将由综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件,如JEDEC、Jam格式的文件。
5
时序仿真与功能仿真
时序仿真
接近真实器件运行特性的仿真
功能仿真
直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟
编程下载
硬件测试
6
ASIC(Application Specific Integrated Circuits,专用集成电路)
ASIC分类
ASIC及其设计流程
ASIC设计方法简介
7
ASIC设计方法
ASIC实现方法
ASIC及其设计流程
一般ASIC设计的流程
9
设计输入编辑器(原理图、状态图、波形图、HDL)
HDL综合器
piler II、DC-FPGA综合器、Synplify Pro综合器、LeonardoSpectrum综合器和Precision RTL Synthesis综合器
仿真器
VHDL仿真器
Verilog仿真器
Mixed HDL仿真器
其他HDL仿真器
适配器(完成目标系统在器件上的布局、布线)
下载器(编程器,完成下载到实际器件)
常用EDA工具
Quartus II简介
Quartus II :Altera的FPGA/PLD开发软件,适合新器件和大规模FPGA的开发,将逐步取代其前代产品MaxplusII。