文档介绍：传统的逻辑系统:当规模增大时焊点多,可靠性下降;系统规模增加,成本升高;功耗增加;占用空间扩大。连接线与点增多抗干扰能力下降半定制标准单元(StandardCell)门阵列(GateArray)可编程逻辑器件(ProgrammableLogicDevice)近年来PLD从芯片密度、速度等方面发展迅速,已成为一个重要分支。系统放在一个芯片内专用集成电路(简称ASIC)用户定制集成电路ASIC全定制(FullCustomDesignIC)厂商直接做出。如:表芯厂商做出半成品半定制(Semi-CustomDesignIC)第一节可编程逻辑器件PLD概述PLD是20世纪70年代发展起来的新型逻辑器件,相继出现了ROM、PROM、PLA、PAL、GAL、EPLD和FPGA等。一、PLD的基本结构与门阵列乘积项PLD主体输入电路输入信号互补输入输出函数反馈输入信号?可由或阵列直接输出,构成组合电路;?通过寄存器输出,构成时序方式输出。可直接输出也可反馈到输入它们组成结构基本相似如下:输出既可以是低电平有效,又可以是高电平有效。或门阵列和项输出电路F2=B+C+D二、=A?B?C×PLD具有较大的与或阵列,逻辑图的画法与传统的画法有所不同。下图列出了连接的三种特殊情况:,输出为0。,因此E=D。,相当与门输出为1。下图给出最简单的PROM电路图,右图是左图的简化形式。实现的函数为:BABAF????1BABAF????2BAF??3固定连接点(与)编程连接点(或)三、,或阵列可编程:可编程只读存储器PROM或可擦除编程只读存储器EPROMPLD基本结构大致相同,根据与或阵列是否可编程分为三类:,或阵列均可编程:,或阵列固定:可编程阵列逻辑PAL、通用阵列逻辑GAL、高密度可编程逻辑器件HDPLDABCBCA000001010111连接点编程时,需画一个叉。,、或全编程:代表器件是PLA(ProgrammableLogicArray)。在PLD中,它的灵活性最高。下图给出了PLA的阵列结构。由于与或阵列均能编程的特点,在实现函数时,所需的是简化后的乘积项之和,这样阵列规模比PROM小得多。××××可编程不像PROM那样与阵列需要全译码。、或固定:代表器件PAL(ProgrammableArrayLogic)和GAL(GenericArrayLogic)。在这种结构中,或阵列固定若干个乘积项输出。××每个交叉点都可编程。F1F1为两个乘积项之和。