文档介绍：第2讲?主要内容一、加法器二、数值比较器三、编码器四、译码器五、数据选择器六、分配器一、加法器1、1位加法器?半加器?全加器2、多位数加法器?串行进位加法器?超前进位加法器3、集成加法器1、1位加法器(1)半加器不考虑低位来的进位的加法叫半加;能完成半加功能的电路叫半加器。①半加真值表②逻辑函数表达式ABSC00000**********A、B:加数和被加数S:和数C:进位数S=A?BC=AB1、1位加法器(1)半加器③电路实现(根据上式)④符号=1&ABSC电路ΣCOSCAB符号S=A?BC=AB1、1位加法器(2)全加器考虑低位来的进位加法称为全加;完成全加功能的电路叫全加器。①全加器真值表AiBiCi-1CiSi0000000101010010111010001101101101011111Ai、Bi:加数和被加数Ci-1:由低位来的进位输入Si:和(本位和)Ci:向高位的进位输出一、加法器1、1位加法器(2)全加器②逻辑函数表达式AiBiCi-1SiCi000000011001010011011001010101110011**********)(???????????????????iiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACBACBACBAS1111111)(?????????????????iiiiiiiiiiiiiiiiiiiiiiiiCBCABACBABACBACBACBACBAC1、1位加法器(2)全加器②逻辑函数表达式1????iiiiCBAS11?????iiiiiiiCBCABAC③电路实现&≥1=1=11AiBiCi-1CiSiSiCiAi符号ΣCICOBiCi-1④符号2、多位数加法器(1)串行进位加法器多个全加器级联,全加器的个数等于相加数的位数,最低位全加器的Ci-1端应接0S3A3ΣCOCIB3S2A2ΣCOCIB2S1A1ΣCOCIB1S0A0ΣCOCIB0优点:结构简单。在中低速设备中有应用。缺点:速度慢。4位加法要有4级门的延迟。2、多位数加法器(2)超前进位加法器(并行进位,快速进位)原理:当输入加数与被加数确定后,每一个进位都可以立即确定。1????iiiiCBAS1)(????iiiiiiCBABAC设Gi=AiBi,而Pi=Ai?Bi,则上式变成1???iiiCPS1???iiiiCPGC2、多位数加法器(2)超前进位加法器(续)所以:1???iiiCPS1???iiiiCPGC1000???CPGC1010110111??????CPPGPGCPGC10120121221222???????CPPPGPPGPGCPGC1012301231232332333????????CPPPPGPPPGPPGPGCPGC可以看出,各位的进位信号都只与Gi、Pi和C-1有关,而C-1=0,因此,各位的进位只与Ai、Bi有关,可以并行产生,实现快速进位。