文档介绍：第二节 8086/8088CPU引脚信号和工作模式本节介绍8086管脚信号的定义。8086是一个40管脚的器件,为了便于组成不同规模的系统,Intel公司为8086设计了两种工作模式。在不同的工作模式下,管脚的定义不同。学习管脚信号的定义,是为下一步总线操作时序和系统组成的学习打下基础。 8086的工作方式 ,在8086芯片中设计了两种工作模式,即最小模式和最大模式。 8086CPU的MN/MX#(Minimum/MaximumModeControl)管脚,是最大最小模式控制信号(标号33),它决定了8086工作在哪种工作模式。如果MN/MX#接+5V,则CPU工作在最小模式;MN/MX#接地,CPU工作在最大模式。 MN/MX#管脚为信号输入管脚,在设计系统时,根据选择的工作模式,将该信号直接连接+5V或地。 8086CPU引脚的特点: 多数引脚采用复用、分时,因为40条引脚不够分配,只能使一部分引脚分时复用:一条引脚当两条引脚使用。(),图中第24~31号管脚具有两种定义。括弧中表示的是最大模式下的管脚定义。首先我们介绍8086在最小模式下的管脚定义。有一部分引脚的功能和CPU的工作方式有关:在最小方式和最大方式下,这些引脚可能有不同的功能。一、引脚信号与功能 ~D15 16位(8088仅8位),双向传输,可分别使用其低8位或高8位,该总线与地址总线A0~A15共用CPU引脚形成复用总线AD0~AD15,地址、数据分时传送。 ~A19 20位,单向,地址由CPU产生,用于寻址访问存储器单元或IO端口。A0~A15与D0~D15复用,A16~A19与状态信号S3~S6复用(A16/S3~A19/S6)。其中AD15~AD0地址/数据复用信号(标号2~16、39),双向,三态。在总线周期的T1状态(地址周期)AD15~AD0上出现的是低16位的地址信号A15~A0;在T3状态(数据周期)AD15~AD0上出现的是数据信号D15~D0。作为分时复用管脚,因为既做地址信号,又做数据信号,因此是双向信号。在总线周期的T1状态AD15~AD0输出CPU所要访问的存储器或者I/O端口的地址;而在总线周期的T3状态,AD15~AD0上出现的是CPU和存储器或I/O端口交换的数据。T2状态对于读周期和写周期来说AD15~AD0上的状态是不同的:在是读周期,AD15~AD0要从CPU驱动(地址周期)切换为存储器或I/O端口驱动(数据周期),AD15~AD0管脚需要在一个状态周期维持高阻状态,以便不同总线驱动源的切换。如果是写周期,地址和数据信号都是由CPU驱动,所以CPU从T2开始便输出数据。T2~T3都是数据周期。 A19/S6~A16/S3(Address/Status):地址/状态复用信号(标号35~38),输出。在总线周期的T1状态(地址周期)A19/S6~A16/S3上出现的是地址的高4位。在T2~T4状态,A19/S6~A16/S3上输出状态信息。 ~S6 S6:指示8086当前是否与总线相连。S6=0表示8086连在总线上。 S5:表示中断允许标志状态。S5=1表示中断允许标志IF=1(对可屏蔽中断请求起作用)。S5=0表示IF=0,禁止可屏蔽中断。 S4和S3用来指出当前使用的段寄存器。S4、: 地址和状态信号也都是由CPU驱动,所以T1地址周期之后,紧接着的T2~T4是状态周期。 :BHE#、NMI、INTR、RD#、CLK、RESET、READY#、TEST#、MN/MX#、GND 最小模式下控制信号⑴M/IO#(Memory/InputandOutput):存储器或者I/O控制信号(标号28),输出,三态。M/IO#输出为高电平,指示CPU正在执行存储器访问指令,进行和存储器之间数据交互;如果为低电平,表示CPU正在执行I/O指令,进行和I/O接口之间数据传输。为1时,CPU作存储器访问;为0时,CPU作端口访问。⑵DT/R#(DataTransmit/Receive):数据驱动器数据流向控制信号(标号27),输出,三态。在8086系统中,通常采用8286或8287作为数据总线的驱动器,用DT/R#信号来控制数据驱动器的数据传送方向。当DT/R#=1时,数据驱动器进行数据发送;DT/R#=0时,数据驱动器进行数据接收。用于控制双向数据总线收发器的驱动方向。⑶BHE#/S7(