文档介绍：STM32****题集一、-M处理器采用的架构是(D)(A)v4T(B)v5TE(C)v6(D)(D)(A)2(B)4(C)6(D)-M系列正式发布的版本是(A)(A)Cortex-M3(B)Cortex-M4(C)Cortex-M6(D)Cortex--M3的提供的流水线是(B)(A)2级(B)3级(C)5级(D)-M3的提供的单周期乘法位数是(C)(A)8(B)16(C)32(D)(B)(A)8Mbit/s(B)12Mbit/s(C)16Mbit/s(D)24Mbit/-M3处理器代码执行方式的是(A)(A)特权方式(B)普通方式(C)Handle方式(D)-M3处理器的工作模式的是(A)(A)Thread模式(B)Thumb模式(C)Thumb-2模式(D)–M3处理器可以使用的堆栈的栈是(B)(A)线程栈(B)进程栈(C)多线程栈(D)–M3处理器的寄存器r14代表(B)(A)通用寄存器(B)链接寄存器(C)程序计数器(D)(A)(A)Main_SP(B)Process_SP(C)Main_SP和Process_SP(D)–M3使用的存储器格式是(D)(A)小端格式(B)大端格式(C)小端或大端格式(D)–M3的存储格式中专用外设总线区域可以使用(A)(A)小端格式(B)大端格式(C)小端或大端格式(D)()个32位的配置寄存器,()个32位的数据寄存器,()个32位的置位/复位寄存器,()个16位的复位寄存器,(B)个32位的锁定寄存器(A)2,1,2,1,1(B)2,2,1,1,1(C)2,2,2,1,1(D)2,2,1,2,112.(A)寄存器的目的就是用来允许对GPIO寄存器进行原子的读/修改操作(A)GPIOX_BSRR和GPIOX_BRR(B)GPIOX_CRL和GPIOX_CRH(C)GPIOX_BSRR和GPIOX_LCKR(D),当它们被配置为(A)时可以是激活的或者非激活的(A)输入(B)输出(C)推挽(D)(B)(A)00H(B)08H(C)0CH(D)(C)(A)00H(B)08H(C)0CH(D)04H每个I/O端口位可以自由的编程,尽管I/O端口寄存器必须以(D)的方式访问(A)16位字(B)16位字节(C)32位字节(D)(FunctionalState)类型被赋予以下两个值(A)(A)ENABLE或者DISABLE(B)SET或者RESTE(C)YES或者NO(D)(FlagStatus)类型被赋予以下两个值(C)(A)ENABLE或者DISABLE(B)ESS或者ERROR(C)SET或者RESTE(D)(C)可屏蔽中断通道(A)40(B)50(C)60(D)(A)位来编辑中断的优先级(A)4(B)8(C)16(D)(C)个IRQ中断(A)127(B)128(C)240(D),主要目的是(C)(A)结构更紧凑,减小芯片的尺寸(B)连接更可靠,减小出错的概率(C)减小延时,高效处理最近发生的中断(D)无所谓,没有特别的意思,(B)(A)只要响应优先级不一样就有可能发生中断嵌套(B)只要抢占式优先级不一样就有可能发生中断嵌套(C)只有抢占式优先级和响应优先级都不一才有可能发生中断嵌套(D),可将中断分为(B)组(A)4(B)5(C)6(D)(B)(A)所有中断和异常(B)除了NMI外所有异常和中断(C)除了NMI、异常所有其他中断(D)部分中断PWM是(A)(A)脉冲宽度调制(B)脉冲频率调制(C)脉冲幅度调制(D)(B)位(A)U