文档介绍：硬件工程师基础知识目的:基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。 1) 基本设计规范 2) CPU 基本知识、架构、性能及选型指导 3) MOTOROLA 公司的 PowerPC 系列基本知识、性能详解及选型指导 4) 网络处理器(INTEL 、 MOTOROLA 、 IBM) 的基本知识、架构、性能及选型 5) 常用总线的基本知识、性能详解 6) 各种存储器的详细性能介绍、设计要点及选型 7) 、 领域常用物理层接口芯片基本知识,性能、设计要点及选型 8) 常用器件选型要点与精华 9) FPGA 、 CPLD 、 EPLD 的详细性能介绍、设计要点及选型指导 10) VHDL 和 Verilog HDL 介绍 11) 网络基础上拉电阻下拉电阻的总结上拉电阻: 1、当 TTL S 电路时, 如果 TTL S 电路的最低高电平(一般为 ) ,这时就需要在 TTL 的输出端接上拉电阻,以提高输出高电平的值。 2、 OC 门电路必须加上拉电阻,才能使用。 3 、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。 4、S 芯片上, 为了防止静电造成损坏, 不用的管脚不能悬空, 一般接上拉电阻产生降低输入阻抗,提供泄荷通路。 5 、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。 6 、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7 、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1 、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。 2 、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。 3 、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑以上三点, 通常在 1k到 10k 之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定, 主要需要考虑以下几个因素: 1. 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强, 但功耗越大,设计是应注意两者之间的均衡。 2. 下级电路的驱动需求。同样以上拉电阻为例, 当输出高电平时, 开关管断开, 上拉电阻应适当选择以能够向下级电路提供足够的电流。 3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同, 电阻应适当设定以确保能输出正确的电平。以上拉电阻为例, 当输出低电平时, 开关管导通, 上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4. 频率特性。以上拉电阻为例, 上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成 RC 延迟, 电阻越大, 延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。 OC 门输出高电平时是一个高阻态, 其上拉电流要由上拉电阻来提供, 设输入端每端口不大于 100uA, 设输出口驱动电流约 500uA ,标准工作电压是 5V ,输入口的高低电平门限为 ( 低于此值为低电平); 2V( 高电平门限值)。选上拉电阻时: 500uA x = 即选大于 时输出端能下拉至 以下, 此为最小阻值, 再小就拉不下来了。如果输出口驱