1 / 9
文档名称:

组合逻辑电路设计实验报告.doc

格式:doc   大小:882KB   页数:9页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

组合逻辑电路设计实验报告.doc

上传人:tswng35 2020/11/9 文件大小:882 KB

下载得到文件列表

组合逻辑电路设计实验报告.doc

文档介绍

文档介绍:组合逻辑电路设计实验报告
实验题目
组合电路逻辑设计一:
①用卡诺图设计8421码转换为格雷码的转换电路。
②用74LS197产生连续的8421码,并接入转换电路。
③记录输入输出所有信号的波形。
组合电路逻辑设计二:
①用卡诺图设计BCD码转换为显示七段码的转换电路。
②用74LS197产生连续的8421码,并接入转换电路。
③把转换后的七段码送入共阴极数码管,记录显示的效果。
实验目的
学习熟练运用卡诺图由真值表化简得出表达式
熟悉了解74LS197元件的性质及其使用
程序设计
格雷码转化:
真值表如下:
卡诺图:



电路原理图如下:
七段码显示:
真值表如下:
卡诺图:






电路原理图如下:

格雷码转化:
逻辑分析仪显示波形:
七段数码管显示:


相关知识:
异步二进制加法计数器
满足二进制加法原则:逢二进一(1+1=10,即Q由1→0时有进位。)
组成二进制加法计数器时,各触发器应当满足:
① 每输入一个计数脉冲,触发器应当翻转一次;
② 当低位触发器由1变为0时,应输出一个进位信号加到相邻高位触发器的计数输入端 。
集成4位二进制异步加法计数器:74LS197
MR是异步清零端;PL是计数和置数控制端;CLK1和CLK2是两组时钟脉冲输入端。D0~D3是并行输入数据端;Q0~Q3是计数器状态输出端。 本实验中,把CP加在CLK1处,将CLK2与Q0连接起来,实现了部两个计数器的级联构成4位二进制即十六进制异步加法计数器。
74LS197具有以下功能:
(1)清零功能