1 / 22
文档名称:

四人抢答器.doc

格式:doc   大小:1,404KB   页数:22页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

四人抢答器.doc

上传人:wxc6688 2020/12/7 文件大小:1.37 MB

下载得到文件列表

四人抢答器.doc

文档介绍

文档介绍:电子技术课程设计报告
学 院: 电气与电子工程学院
专业班级:
学生姓名:
指导教师:
完成时间: 2013年12月19日
成 绩:
评阅意见:
评阅教师 日期

四人抢答器电路设计报告
设计要求
(1).四组参赛者在进行抢答时,当抢答者按下面前的按钮时,抢答器都能准确的判断出抢先者,并显示相应的组号。
(2).抢答器具有互锁功能,某组抢答后能自动封锁其它各组进行抢答。
(3).主持人具有一个总复位开关。
(4).安装自己的设计电路,通电调试。
设计的作用、目的
通过这次课程设计,了解简单多功能数字电路抢答器的组成原理,初步掌握数字电路抢答器的调整及测试方法,提高思考能力和实践能力。
同时通过本课题设计,巩固已学的理论知识,建立逻辑数字电路的理论和实践的结合,了解多功能抢答器各单元电路之间的关系及相互影响,从而能正确设计、计算定时计数的各个单元电路。
,并掌握其工作原理,进一步学会使用其进行电路设计。


系统概述
电路组成及工作原理:
此电路由74LS175、74LS14、74LS00、74LS20、74LS4543、七段数码管、电阻、电容组成。抢答开始后几号最先按强大按钮,七段数码管就显示几。由主持人按复位按钮进行下一次抢答。
总电路图
2.单元电路设计(或仿真)与分析
    (1).74LS00
74LS00是两输入四与非门集成电路。当输入端中有一个或一个以上输入低电平时,输出端为高电平;当输入全部为高电平时,输入为低电平。显然、与非门是“与”逻辑的非运算,即“有0出1,全1出0”
74LS00在本设计中充分发挥与非门的作用,将上一级的输入信号传入到一级,真正运用与非门“有0出1,全1出0”,为本设计提供方便。

74LS00
(2). 74LS20是一个双4输人与非门,即在一个集成块内含有两个互相独立的与非门,每个与非门有4个输入端。74LS20在本电路中只运用了一个输出和四输入,其它端子未能全总使用,根据闲置输入端的要求连接,以不改变电路逻辑状态及工作稳定的原则,若输入端口为“与”逻辑关系时,多余的输入端可以悬空(但不能带开路长线)通过个1—10KΩ的电阻接电源正极,在前级驱动能力允许时,也可以并接到一个已被使用的高输入端上。对于与非闹中不能使用的与门,该与门至少一有一个输入端接地。输出端不允许直接电源或直接接地,否则可能使输出级的管子因电流过大而损坏,输出端可通过上拉电阻与电源正极相连,使输出高电平提升。

74LS20
(3) 非门芯片74LS14 是一个6反向器, 引脚定义如下图:
74LS14
A端为输入端,Y端为输出端,一片芯片一共6路,即 1,3,5,9,11,13 为输入端, 2,4,6,8,10,12 为输出端,输出结果与输入结果反向。
即如果输入端为高电平, 那么输出为低电平。 如果输入低电平,输出为高电平。
(4) 74LS175的 逻辑引脚图与功能表如下:
图1-6 74LS175的逻辑引脚图
74LS175是一个单向正沿触发的四D 触发器、互补输出,有公用的时钟和公用的清零。时钟的触发产生于特定的电压电平上,同脉冲的正跃变时间无直接关系。当CP引脚输入上升沿时,1D-4D被锁存到输出端(1Q-4Q)。不管时钟输入的电平是高或是低,D 输入信号不影响输出。电路通电后,按下复位按键S,1Q、Q2