文档介绍：数字电路
实 验 报 告
评 语：
成绩
教 师：
年 月 日
班 级： 1303011
学 号：
姓 名： 顾天一
地 点： E-309
时 间： 2015年10月（第五批）
实验一 基本逻辑门电路实验
（一）实验目的
、与或非门和异或门输入与输出之间的逻辑关系。
、小规模集成电路的外型、管脚和使用方法。
（二）实验所用器件
二输入四与非门74LS00 1片
（三）实验内容
1、测试74LS00逻辑关系接线图
从实验台上的时钟脉冲输出端口选择两个不同频率（约 7khz和 14khz）的脉冲信号分别加到Ｘ0和Ｘ1端。对应 Ｂ和 Ｓ 端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出Ｓ和Ｂ（及/Ｂ）的功能。
实验二 组合逻辑电路部件实验
（一）实验目的：
掌握逻辑电路设计的基本方法
掌握EDA工具MAX-PlusII的原理图输入方法
掌握MAX-PlusII的逻辑电路编译、波形仿真的方法
实验内容
设计并实现一个4位二进制全加器
（1） 二进制全加器原理
一个ｎ位二进制加法运算数字电路是由一个半加器和（ｎ－1）个全加器组成。它把两个ｎ位二进制数作为输入信号。产生一个（ｎ＋1）位二进制数作它的和。如图所示。
用全加器构成的ｎ位二进制加法器
图中Ａ和Ｂ是用来相加的两n位输入信号，Ｃn-1，Ｓn-1，Ｓn-2，······Ｓ2,Ｓ1,Ｓ0是它们的和。在该电路中对Ａ0和Ｂ0相加是用一个半加器，对其它位都用全加器。如果需要串接这些电路以增加相加的位数，那么它的第一级也必须是一个全加器。
实验数据及结果
实验三 时序电路设计
（一）实验目的
学习利用EDA工具设计简单时序电路。
掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法
实验内容
（或74LS74）构成的4位二进制计数器（分频器）
(1) 输入所设计的4位二进制计数器电路并编译。
(2) 建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。
(3) 对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔，4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯，CLR、PRN端分别连接到实验系统两个开关的输出插孔。
(4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况。
（三）实验结果
实验五 数字系统设计综合实验
设计一个1位BCD加法器并显示计算结果的装置
1．元器件：BCD-7段LED译码器，7段共阴数码显示器，进位指示灯（亮表示有进位，灭表示无进位），BCD码加法器，电平开关（4bit×2）。
2．实验要求
该装置输入两路BCD数据（被加数与加数）后，再输入一个启动运算脉冲，加法器完成加法运算并将运算结果显示出来（7段LED显示和数，LED指示灯显示进位,若输入数据不是BCD数，应显示错误符E）。
（二）实验数据及结果
实验六、模90计数器
实验数据及结果
试验七、数字钟设计
（一）任务与要求： 充分利用CPLD实验系统提供的硬件资源，用VHDL语言（或VHDL语言与组合逻辑图像结合）设计一个时（两位）分（两位）、秒（两位）计时器。
（二）实验数据及结果
秒模块
分模块
时模块
选择模块
输出模块