1 / 57
文档名称:

低功耗设计方法.ppt

格式:ppt   大小:8,020KB   页数:57页
下载后只包含 1 个 PPT 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

低功耗设计方法.ppt

上传人:erterye 2020/12/22 文件大小:7.83 MB

下载得到文件列表

低功耗设计方法.ppt

文档介绍

文档介绍:低功耗设计方法
内容
◆CMOs电路的功耗来源
◆影响功耗的因素
◆低功耗设计方法
工艺级的优化技术
版图和晶体管级的优化技术
■RTL级和逻辑级的优化技术
系统级的优化技术
◆采用HDL的低功耗设计流程
CMOs电路的功耗来源
◆在数字CMOs电路中,功
耗是由三部分构成的
Total-Pdynamic+P short+
PMOS
l
leakage
a Dinami是电路翻转时产生的
动态功耗
NMR!Ian
P。ho是P管和N管同时导通
时产生的短路功耗
Plaka是由扩散区和衬底之
间的反向偏置漏电流引起的
静态功耗
CMOs电路的功耗来源
◆静态功耗:
■CMOS在静态时,P、N管只有一个导通。由于没有
Vd到GND的直流通路,所以CMOS静态功耗应当等
于零。
■但在实际当中,由于扩散区和衬底形成的PN结上存
在反向漏电流,产生电路的静态功耗。静态功耗为:
P=∑(反向电流1)×(电流电压Va)
■其中:n为器件个数
CMOs电路的功耗来源
◆动态功耗:
CMOS电路在“0”和“1的跳变过程中,会
形成一条从V通过P管网络和负载电容到地
的电流/对负载电容进行充电,产生动态功
耗 Dvnamic
dvnamic
=KC V2f
K:单位时间内的平均上跳次数
f:时钟频率
CMOs电路的功耗来源
◆短路功耗:
CMOs电路在“0”和“1”的转换过程中,P
N管会同时导通,产生一个由v到Vss窄脉
冲电流,由此引起功耗
在输入波形为非理想波形时,反相器处于输
入波形上升沿和下降沿的瞬间,负载管和驱
动管会同时导通而引起功耗
CMOs电路的功耗来源
◆通常情况下静态功耗占总功耗的1%以下,可以忽略不
计,但如果整个系统长时间处于休眠状态,这部分功
耗需要进行考虑
◆短路功耗在整个cMos电路的功耗中只占很小的一部
分,对于转换时间非常短的电路,P。所占的比例可
以很小,但对于一些转换速度较慢的电路Po可以占
到30%左右,平均大约在10%左右。
◆一般情况下,动态功耗 Dvnamic占整个功耗的比例大约
为70%~90%。
◆有些文献将cMos电路的功耗简单的分为两类:静态
功耗和动态功耗。
影响功耗的因素
◆从动态功耗的表达式可看出,在不影响电路性
能,即不降低工作频率的前提下,功耗主要取
决于3个因素:
工作电压
负载电容
Dynamic=kcLvddf
开关活动性
◆因此功耗优化主要从减小K、C和V三方面
着手。
◆值得注意的是功耗优化是一个整体,单单考虑
某一方面是不够的。
影响功耗的因素
◆电源电压的选择
降低电源电压将使功耗下降
◆但是对于一定的工艺水平(具有确定的阈值电
压),降低电源电压将使电路性能下降,当电源
电压降低到接近P和N管的阈值电压之和时,延
迟时间急剧增大
◆在较大的电压下,电路速度几乎与电源电压无关
为提高速度,希望在保证器件可靠性的前提
下采用尽可能高的电压,为降低功耗,又希
望选择尽可能低的电压。
◆要解决这个矛盾,可以在一个芯片内采用多种电
压,对影响速度的关键电路选择较高的电压,对
大部分非关键电路则选择用减低的电压。
影响功耗的因素
◆负载电容
1在CMOS电路中电容主要由两方面构成
器件栅电容和节电电容,它们和器件工艺有关
◆连线电容
■改进电路结构,减少所需Mos管数目是减小负载电
容、降低功耗的重要途径
◆采用动态cMoS电路可简化电路
采用互补传输晶体管逻辑(cPL),不仅可以简化电路
还可提高速度
■随着工艺的发展,布线电容已经超过器件电容
为了减小电容,在工艺方面可以选择小的器件,物理设计
时减小连线长度。

最近更新