文档介绍：浙江工业大学
硕士学位论文
基于全数字锁相环的时间数字转换器的研究
姓名:豆卫敏
申请学位级别:硕士
专业:计算机应用技术
指导教师:颜志英
20081101
基于全数字锁相环的时间数字转换器研究摘要登毽专蠢硪黯,Ⅱ且恢质奔洳饬康某S玫使用高速数字电路的结构,主要原因是被测试信号能实现较高的时间精度。对范冉醒芯浚欣赥的应用和本论文旨在研究时间数字转换器的精度,根据一种全数字锁相环电路中时间数字转换器的结构和性能,提出了纳杓品椒ā采用砑ǖ缏吠蓟嬷瞥隼矗肭Х殖咦越险惴ǎ杓瞥鯰模块的电路构成;在软件工具下,通过引入基本触发器,放大器等器件,建立了项层P停=Q芯縏核心结构;在软件工具下,通过将触发器门电路进行剖析,由程序设计实现每个器件的漏源栅极,以及线路,主要计算参考信号到事件发生的时间及两个脉冲间的时间间隔奔涞募涓糁苯幼;8呔ǘ鹊氖种担⑹迪质质涑觥目前已被广泛应用予电子领域,如用于全数字锁相环校提高其测试器件和信号的时间特性。近几年,最受关注的质量保证。过语言对缏沸藕沤斜嗦搿W詈笸ü馐缘缏罚出仿真结果,达到对范鹊淖既凡饬俊1疚牡闹饕9ぷ骱成果如下:一步分析范却蛳铝嘶 Mü抡妫治隽宋露鹊缌鞯压对数字信号传输延迟的影响。浙江阂等搜学位论文
定了这些因素的优先等级,测得在下时间延迟的线性趋势。路长度等底层参数,设计各种主要器件的不同传输性能。得到下电压电流以及器件线路的部局对直接延迟的具体影响,确萑炙嗷分械腡性能,在深入研究现有优缺点的基础上,引入了一种实现信号自纠正的算法~千分尺算法。在姆抡婀讨校⒎治錾系淖跃勒桨福ü愿慕的固定矢量进行仿真研究,验证了该方案的合理性与可行性。员疚淖远ハ蛳碌墓ぷ鹘辛讼晗附馕觯攵匀砑布和开发流程,做了更为层次化的介绍。在对本文研究的总结的同时,也对今后的研究工作作出分析与展望。关键词:范龋Х殖咚惴ǎ映偈奔浙江阂等搜妒宦畚
汀脚雨肋,曲狟曲。琓矗羽“托,如Ⅳ琺.——...,詓籙琲,甌。,譭瑃猟‘\..縯鱡痵.
墒甋删眦—.琺鏽,衜;,—琣琣琩猣,.鱨猚瓵痵阠‘.甌,甀猯甧,
日期待肛月作者签名::加谣年以拢浙江工业大学学位论文原创性声明学位论文版权使用授权书日期:劲韶年不含为获得浙江工业大学或其它教育机构的学位证书而使用过的材料。对本文的研究作出重要贡献的个人和集体,均已在文中以明确方允许论文被查阅和借阅。本人授权浙江工业大学可以将本学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫⒉槐C芪裕本人郑重声明:所提交的学位论文是本人在导师的指导下,独立进行研究工作所取得的研究成果。除文中已经加以标注引用的内容外,本论文不包含其他个人或集体已经发表或撰写过的研究成果,也式标明。本人承担本声明的法律责任。本学位论文作者完全了解学校有关保留、使用学位论文的规定,同意学校保留并向国家有关部门或机构送交论文的复印件和电子版,描等复制手段保存和汇编本学位论文。本学位论文属于⒈C芸冢年解密后适用本授权书。朐谝陨舷嘤Ψ娇蚰诖颉啊獭作者签名:导师签名:
。即使输入频率变化,锁相环电路仍可以稳定地与信号的平均频率同步。如:电视机的垂直与水平同步电路广泛采用电锁楣环ロ雃这种锁相环电路主要以上鉴相器,∞虺芇缏肥恰ǜ瞿芄桓偈淙胄藕相位的闭环自动控制系统,主要是用于生成与输入信号相位同步的新的信号电路D壳坝τ梅赌渲饕S校浩德屎铣捎肫德时浠唬蛔远德实餍掣踪;模拟和数字信号的相干解调;波的同步检波;数字通信中的位同步提取;锁相稳频,倍频和分频;锁褶测速与测距;锁穗调制锁相环电路主要的优点是:调整电路电压信号快,变化稳定,,改进后的仿防锛恿朔制灯鳎玃性能提升到一个高度。工作原理是:鉴相器将输入波形的相位与负反馈输出波形的相位进行比较,使冀两个波形相位同步,从而控制钠德省输出频率为:与解调。常见的锁穗环电路阎:浙江阂等搜学能论文图峁
.赋‘。目前,所设计的全数字锁相环麴结构组成旧如下图所示:一个振荡器钩伞电路接通电源时,诓坑山蝗荻ü组成的缏房J颊竦炊桓霾⒉还娣兜频率,该频率经过分频电路降频震被送到鉴褶器与石英晶体产生的基准频率进行相饺的对比,如果钠德势ɡ氲缏飞瓒ㄊ本透萜ú畹姆较蛴沙涞绫貌桓矫正电压,该电压经过环路滤波器焉送入诘母缃欢ü苌希孀趴变二极管上工作电压的变化,其内部电容容量也会发生变化,,一旦两者频率信号的相位同步,鉴相器检测出来的相位误差就接近瑅内变容二极管两端的电压就固定不变,ǖ缏肪涂J际浔苌瓒ǖ钠德市藕挪⒖J颊9ぷ髁藀,炙嗷所谓全数字锁相环虺艫椿仿凡