文档介绍：FPGA基础知识
2020/11/24
1
主要内容
器件结构
FPGA/CPLD
ASIC/FPGA
软核／硬核
设计流程
2020/11/24
2
精品资料
3
你怎么称呼老师？
如果老师最后没有总结一节课的重点的难点，你是否会认为老师的教学方法需要改进？
你所经历的课堂，是讲座式还是讨论式？
教师的教鞭
“不怕太阳晒，也不怕那风雨狂，只怕先生骂我笨，没有学问无颜见爹娘 ……”
“太阳当空照，花儿对我笑，小鸟说早早早……”
4
器件结构
FPGA演变过程
E2PROM
GAL
FPGA
SOPC
PROM
EPROM
E2PROM
PLD
GAL
CPLD
FPGA
SOPC
2020/11/24
5
PROM
PROM/EPROM/E2PROM
PROM:可编程只读存储器,通过专用的烧录器编程;编程后不可擦除信息;
EPROM:紫外线可擦除只读存储器,可通过光擦除编程信息;
E2PROM:电可擦除存储器.
PLD/GAL
PLD:可编程逻辑阵列;
GAL:通用逻辑阵列;
PLD/GAL基于与或结构，采用e2prom工艺，主要用于替代早期的74系列门电路芯片，灵活度相对要大
2020/11/24
6
CPLD
CPLD/EPLD
CPLD:复杂可编程逻辑器件；
EPLD:增加型可编程逻辑器件；
　 CPLD基于乘积项结构，采用e2prom或flash工艺，掉电配置信息可保留，主要应用于接口转换，IO扩展，总线控制等；CPLD结构主要由可编程IO单元、基本逻辑单元、布线池／矩阵组成；
[可编程IO单元]：可设置集电极开路输出、摆率控制、三态输出等；
　 [基本逻辑单元]：主要指乘积项阵列，实际就是一个与或阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑。后面的乘积项选择矩阵是一个“或”阵列。两者一起完成组合逻辑。
[布线矩阵]：用于输入与输出的互联，因布线长度固定，pin to pin的延时也是固定的；
2020/11/24
7
CPLD器件结构
MAX7000 CPLD内部结构
宏单元
2020/11/24
8
宏单元(乘积项)
与阵列
2020/11/24
9
乘积项结构
或阵列
2020/11/24
10