文档介绍：实验五同步时序逻辑电路分析
学院：信息学院
班级（专业）：通信工程
学号：20081060231
姓名：王耀斌
指导教师：官铮成绩：
一、实验目的
1、掌握同步时序逻辑电路的一般分析、设计方法
2、掌握移位寄存器和同步计数器的逻辑功能
二、实验器材
1、直流稳压电源、数字逻辑实验箱、万用表、示波器
2、 74LS00、 74LS08、 74LS10、 74LS86、 74LS74、 74LS76
三、实验内容和步骤
1、移为型计数器（D触发器）
如图4-1所示是由三个集成D触发器首尾相接组成的移为型计数器，第三个触发器的驱动没有直接使用前一个触发器的输出，而是D3=,从而改变了输出状态移位的顺序。三个触发器的复位端和置位端各自分别连接在一起，用R，S 信号来控制，显然，在这种连接方式下，触发器的初态只能够被置成Q2QlQ0=000 或UK如果想要设置其他其他状态的初态则应当对置为端（S?、瓦、S。）分开控制。另外，触发器的时钟脉冲CP,状态的改变发生在输入脉冲的相同时刻，也就是说，是同步的。这一点对同步时序电路的时序性很重要，应当记住。
用二片74LS74和一片74LS08 （“与”门）建立如图4-1所示实验电路。其中，
CP脉冲输入端接单脉冲端，R. g信号分别用二只逻辑电路开关控制（如果不
需要复位和置位功能，也可以把斤、/直接连到+ 5 V）,三触发器的输入一
°2、Qp Q。的顺序接三只LED。从初态***@000 = 0 0 0开始，逐次按动单
脉冲按钮，验证并记录电路相应的状态变化。整理实验数据，分析电路状态的变化规律，初步画出状态表和状态图，描述电路的逻辑功能。
最后，检杳你得到的状态数是否已达到三位触发器所能达到的最大状态数。否则，以遗漏的状态为电路的初态（如何做到以想要的状态为初态？），逐个检验遗漏的状态在脉冲作用下的变化情况，以确定遗漏的状态表和状态图（电路能否自启动？），并对前面得到的状态表和状态图、逻辑功能描述等进行修订，使
其完整。
电路图：
er1=02
电路状态的变化规律：Q；,+1 = Qq
er1=00
图4-1：三位移位型计数器
状态表:
02
Q
Go
er1
er1
2o+1
0
0
0
0
0
1
0
0
1
0
1
1
0
1
0
0
0
1
0
1
1
1
1
1
1
0
0
0
0
0
1
0
1
0
1
0
1
1
0
0
0
0
1
1
1
1
1
0
状态图:
实现的逻辑功能：对时钟脉冲进行计数。
2、同步计数器（J K触发器）
与前面第1中的逻辑电路明显不同的是，图4 — 3所示的逻辑电路为M e a 1 y型时序电路，而第1中图4 — 1和图4 — 2都是M o o r e型时序电路（M e a 1 y型与Mo o r e型时序电路之间有什么区别？）0其次，图4 —3中的触发器用的是J K触发器（如果使用7 4 L S 7 6芯片来建立电路，必须注意它的电