文档介绍：数字电子技术实验报告
组员：×××，××，×××
时间：×年×月×日
目录
实验一用加法器实现2位乘法电路 3
一，设计任务要求 3
二，设计方案及论证 3
三制作及调试过程 3
四，系统测试 3
五. 系统使用说明 4
实验二 4
一，设计任务要求 4
二，设计方案论证 4
三，制作及调试过程 4
四，系统测试 5
五，系统使用说明 5
实验三 5
一，设计任务要求 5
二，设计方案及论证 5
三，制作及调试过程 6
四，系统测试 6
五，系统使用说明 6
实验四 6
一，设计任务要求 6
二，设计方案及论证 6
三，制作及调试过程 8
四，系统测试 8
五， .系统使用说明 8
实验五 8
一，设计任务要求 8
二，设计方案及论证 8
三，制作及调试过程 9
四，系统测试 9
五，系统使用说明 9
总结 9
参考文献 9
实验一用加法器实现2位乘法电路
一，设计任务要求
用加法器实现2位乘法电路。
二，设计方案及论证
首先将数一的高低位分别与数二的地位按位与，得到数三。然后将数二的高低位分别与数二的高位按位与得到数四。然后将数四左移一位再与数三相加，得到的结果即为数一和数二的乘积。原理图如图1-1所示
图1-1，加法器实现乘法电路原理图
元件功能分析
74ls08为四输入与门即Y=AB
74ls283为四位二进制超前进位全加器
74ls47为输出低电平有效的七段字形译码器
总体分析
设两个二进制数分别为数值由四个开关控制，与74ls08连接如图所示，首先与取与，结果为3Y1Y，然后连接到74ls283的输入端，输入端接低电平。然后与取与，结果为4Y2Y，然后连接到74ls283的输入端,输入端接低电平。通过全加器74ls283将两个结果相加，得到的结果为，将该结果输入到74ls47的ABCD四个输入端，数码管上即可显示十进制的相乘结果。实物图如图1-2所示
三制作及调试过程
暂缺
四，系统测试
暂缺
五. 系统使用说明
暂缺
实验二
设计任务要求
0到99累加，步长为3,6,9。
设计方案论证
如图2-1所示
图2-1实验二设计电路
总体分析
一，步长选择
若s2扳到下方则LD始终为低电平每来一个时钟脉冲重加载一次数据，，再来一个脉冲，变为1100步长为3再来一个脉冲变为0110，步长为6，再来一个脉冲置数变为1001，，
二，自加自减
74136为异或门，按步长为9分析，另外两种步长分析过程相似，假设步长为9，则QDQCQBQA = 1001，故S3扳到左侧接地则由上到下四个输出端为1001，若扳到右侧则从上到下四个输出端为0110。
假设接地，则U1的四个输入端A1A2A3A4 = 1001假设初始状态全部为0 ，则74273用于存放上一次的运算结果，U1用于计算低四位和