文档介绍:FPGA技术介绍与展望
FPGA技术介绍与展望FPGA技术介绍与展望
FPGA技术简介
可编程逻辑器件的发展历史
PLD及IC开发EDA工具
常用FPGA开发语言 硬件描述语言
FPGA(Field Programmable Gate Array)现场可编程门阵列
可编程逻辑器件的发展历史
早可编程逻辑器件主要有:只读存贮器(PROM)、紫外线可擦除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。结构简单,只能完成简单的数字逻辑功能
PAL、PLA结构稍复杂,由一个可编程的“及”平面和一个固定的“或”平面构成,都可以现场可编程,两个平面的连接关系也可编程,能以乘积和的形式完成大量的组合逻辑功能 。
通用阵列逻辑GAL (Generic Array Logic),采用了EEPROM工艺,实现了电可擦除、电可改写,其输出结构是可编程的逻辑宏单元,因而它的设计具有很强的灵活性。
早期PLD实现速度特性较好的逻辑功能,但其过于简单的结构也使它们只能实现规模较小的电路
20世纪80年代中期,推出 CPLD(Complex Programmab1e Logic Dvice)和及标准门阵列类似的FPGA(Field Programmable Gate Array)
FPGA/CPLD 概述
FPGA/CPLD的规模比较大,它可以替代几十甚至几千块通用IC芯片。相当一个子系统部件 。
FPGA/CPLD结构由三大部分组成的。,构成了PLD器件的逻辑组成核心。/输出块。。连线资源:由各种长度的连线线段组成,其中有一些可编程的连接开关,它们用于逻辑块之间、逻辑块及输入/输出块之间的连接。
对用户而言,CPLD及FPGA的内部结构稍有不同,但用法一样,所以多数情况下,不加以区分。
用户可以反复编程、擦除、使用或者在外围电路不动的情况下用不同的开发软件在FPGA上实现不同的逻辑功能。
FPGA结构
CPLD结构
FPGA/CPLD 的应用
随着VlSI工艺的不断提高,单一芯片内部可以容纳上百万个晶体管, FPGA/CPLD芯片的规模也越来越大,其单片逻辑门数已达到上百万门,实现的功能也越来越强,同时也可以实现系统集成。FPGA/CPLD芯片在出厂之前都做过百分之百的测试,不需要设计人员承担投片风险和费用,设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能定义。所以, FPGA/CPLD的资金投入小,节省了许多潜在的花费。用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。用FPGA/PLD 试制样片,能以最快的速度占领市场。
FPGA/CPLD软件包中有各种输入工具和仿真工具,及版图设计工具和编程器等全线产品,电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真,直至最后芯片的制作。 当电路有少量改动时,更能显示出FPGA/CPLD的优势。电路设计人员使用FPGA/CPLD进行电路设计时,不需要具备专门的IC(集成电路)深层次的知识, FPGA/CPLD软件易学易用,可以使设计人员更能集中精力进行电路设计,快速将产品推向市场。
PLD及IC开发----EDA工具
EDA (Electronic Design Automation)即“电子设计自动化”,是指以计算机为工作平台,以EDA软件为开发环境,以硬件描述语言为设计语言,以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等),以集成电路芯片为目标器件的电子产品自动化设计过程。因此,EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。
集成的PLD/FPGA开发环境
由半导体公司提供,基本上可以完成从设计输入(原理图或HDL)→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ,Xilinx公司的ISE,Lattice公司的 ispDesignExpert等。其优势是功能全集成化,可以加快动态调试,缩短开发周期;缺点是在综合和仿真环节及专业的软件相比,都不是非常优秀的。
综合类EDA软件
EDA软件的功能是对设计输入进行逻辑分析、综合和优化,将硬件描述语句(通常是系统级的行为描述语句)翻译成最基本的及或非门的连接关系(网表),导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果,在进行较复杂的设计时,基本上都使用这些专业的逻辑综合软件,而不采用厂家提