文档介绍：。
一、单项选择题（ 30
分，每题 2
分）
D ． WHEN
条件句中的选择值或标识符所代表的值必须在表达式
1
．以下关于适配描述错误的是
B
的取值范围
A ．适配器的功能是将综合器产生的网表文件配置于指定的目标器
7．以下哪个程序包是数字系统设计中最重要最常用的程序包
B
件中，使之产生最终的下载文件
A ． STD_LOGIC_ARITH
B．适配所选定的目标器件可以不属于原综合器指定的目标器件系
B． STD_LOGIC_1164
列
C．STD_LOGIC_UNSIGNED
C．适配完成后可以利用适配所产生的仿真文件作精确的时序仿真
D． STD_LOGIC_SIGNED
D ．通常， EDAL 软件中的综合器可由专业的第三方
EDA 公司提
8．基于 EDA 软件的 FPGA / CPLD
设计流程为：原理图
/HDL
文本输
供，而适配器则需由
FPGA/CPLD
供应商提供
入→ A →综合→适配→时序仿真→编程下载→硬件测试。
2
．VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包
A ．功能仿真
B ．逻辑综合
C．配置
D ．引脚锁
括实体与结构体两部分，结构体描述
D
。
定
A ．器件外部特性
B ．器件的综合约束
9．不完整的 IF 语句，其综合结果可实现
D
C．器件外部特性与内部功能
D ．器件的内部功能
A ．三态控制电路
B ．条件相或的逻辑电路
3
．下列标识符中，
B
是不合法的标识符。
C．双向控制电路
D ．时序逻辑电路
A ．State0
B． 9moon
C． Not_Ack_0
10 ．下列语句中，属于并行语句的是
A
D ．signall
A ．进程语句
B ．IF 语句
C． CASE 语句
D ．FOR
4
．以下工具中属于 FPGA/CPLD
集成化开发工具的是
D
语句
A ．ModelSim
B．Synplify Pro
11 ．综合是 EDA 设计流程的关键步骤，
综合就是把抽象设计层次中的
C． MATLAB
D ．QuartusII
一种表示转化成另一种表示的过程；在下面对综合的描述中，
C
5
．进程中的变量赋值语句，其变量更新是
A
。
是错误的。
A ．立即完成
B．按顺序完成
A．综合就是将电路的高级语言转化成低级的，
可与 FPGA / CPLD
C．在进程的最后完成
D ．都不对
的基本结构相映射的网表文件
6
．以