文档介绍：1
实验一组合逻辑电路分析

74LS00集成电路 74LS20集成电路
四2输入与非门双4输入与非门

1、实验一
自拟表格并记录:
A
B
C
D
Y
A
B
C
D
Y
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
0
1
1
1
1
0
1
1
1
0
1
0
0
0
1
1
0
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
1
1
1
1
1
1
2、实验二
密码锁得开锁条件就是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁打开。否则,报警信号为“1”,则接通警铃。试分析密码锁得密码ABCD就是什么？
ABCD接逻辑电平开关。
最简表达式为:X1=AB’C’D 密码为: 1001
表格为:
A
B
C
D
X1
X2
A
B
C
D
X1
X2
1
0
1
1
1
1
1
1
三、实验体会:
1、分析组合逻辑电路时,可以通过逻辑表达式,电路图与真值表之间得相互转换来到达实验所要求得目得。
2、这次试验比较简单,熟悉了一些简单得组合逻辑电路与芯片 ,与使用仿真软件来设计与构造逻辑电路来求解。
实验二组合逻辑实验(一) 半加器与全加器

熟悉用门电路设计组合电路得原理与方法步骤

复习用门电路设计组合逻辑电路得原理与方法步骤。
复习二进制数得运算。
用“与非门”设计半加器得逻辑图。
完成用“异或门”、“与或非”门、“与非”门设计全加器得逻辑图。
完成用“异或”门设计得3变量判奇电路得原理图。

依次为74LS283、74LS00、74LS51、74LS136
其中74LS51:Y=(AB+CD)’,74LS136:Y=A⊕B(OC门)

用与非门组成半加器,用或非门、与或非门、与非门组成全加器(电路自拟)

半加器
全加器
被加数Ai
0
1
0
1
0
1
0
1
加数Bi
0
0
1
1
0
0
1
1
前级进位Ci-1
0
0
0
0
1
1
1
1
与Si
0
1
1
0
1
0
0
1
新进位Ci
0
0
0
1
0
1
1
1
用异或门设计3变量判奇电路,要求变量中1得个数为奇数就是,输出为1,否则为0、
3变量判奇电路
输入A
0
0
0
0
1
1
1
1
输入B
0
0
1
1
0
0
1
1
输入C
0
1
0
1
0
1
0
1
输出L
0
1
1
0
1
0
0
1
“74LS283”全加器逻辑功能测试
测试结果填入下表中:
被加数A4A3A2A1
0111
1001
加数B4B3B2B1
0001
0111
前级进位C0
0或1
0或1
与S4S3S2S1
1
0001
新进位C4
0
0
1
1
:
1、通过这次实验,掌握了熟悉半加器与全加器得逻辑功能
2、这次实验得逻辑电路图比较复杂,涉及了异或门、与或非门、与非门三种逻辑门,在接线时应注意不要接错。各芯片得电源与接地不能忘记接。
实验三组合逻辑实验(二)数据选择器与译码器得应用

熟悉数据选择器与数据分配器得逻辑功能与掌握其使用方法

了解所有元器件得逻辑功能与管脚排列
复习有关数据选择器与译码器得内容
用八选一数据选择器产生逻辑函数L=A