文档介绍：《计算机构成原理》（白中英）复****br/>第三章 内部存储器
存储器分类
按存储介质分类：
易失性：半导体存储器
非易失性：磁表面存储器、磁芯存储器、光盘存储器
按存取方式分类：
存取时间与物理地址无关（随机访问）：
随机存储器RAM——在程序执行过程中可读可写
只读存储器ROM——在程序执行过程中只读
存取时间与物理地址关于（串行访问）：
顺序存取存储器 磁带
直接存取存储器 磁盘
按在计算机中作用分类：
主存储器：随机存储器RAM——静态RAM、动态RAM
只读存储器ROM——MROM、PROM、EPROM、EEPROM
Flash Memory
高速缓冲存储器（Cache）
辅助存储器——磁盘、磁带、光盘
存储器分级
存储器三个重要特性关系：速度、容量、价格/位
多级存储器体系构造：高速缓冲存储器（cache）、主存储器、外存储器。
主存储器技术指标
存储容量：存储单元个数M×每单元位数N
存取时间：从启动读(写)操作到操作完毕时间
存取周期：两次独立存储器操作所需间隔最小时间 ，时间单位为ns。
存储器带宽：单位时间里存储器所存取信息量，位/秒、字节/每秒，是衡量数据传播速率重要技术指标。
SRAM存储器
基本存储元：用一种锁存器(触发器)作为存储元。
基本静态存储元阵列
双译码方式
读周期、写周期、存取周期
DRAM存储器
基本存储元：由一种MOS晶体管和电容器构成记忆电路。
存储原理：所存储信息1或0由电容器上电荷量来体现（布满电荷：1；没有电荷：0）。
一种DRAM存储元写、读、刷新操作
DRAM刷新：集中式刷新和分散式刷新（P73）
存储器容量扩充
位扩展——增长存储字长
字扩展——增长存储字数量
字、位扩展
例题
只读存储器ROM
掩模ROM、可编程ROM（PROM、EPROM——光擦除可编程可读存储器、EEPROM——电擦除可编程存储器）、Flash 存储器
并行存储器
双端口存储器：指同一种存储器具备两组互相独立读写控制线路。
多模块交叉存储器：持续地址分布在相邻不同模块内，同一种模块内地址都是不持续。对持续字成块传送可实现多模块流水式并行存取，大大提高存储器带宽。
cache基本原理
避免 CPU“空等”现象
CPU 和主存（DRAM）速度差别
程序访问局部性原理
cache由高速SRAM构成
cache基本原理
命中、未命中、命中率
例题
cache与主存地址映射
全相联映像：主存中任一块可以映象到缓存中任一块。
直接映像：每个缓存块可以和若干个主存块相应；每个主存块只能和一种缓存块相应。
组相联映像：某一主存块 j 按模 u 映射到 缓存 第 i 组中 任一块。
替代算法
先进先出算法（FIFO）：把一组中最先调入cache块替代出去，不需要随时记录各个块使用状况，因此实现容易，开销小。
近期至少使用算法（LRU）：将近期内长期未被访问过行(块)换出。每行设立一种计数器，cache每命中一次，命中行计数器清零，其他各行计数器增1。当需要替代时，比较各特定行计数值，将计数值最大行换出。
最不经常使用（LFU）：被访问行计数器增长1，换值小行，不能反映近期cache访问状况。
随机替代：从特定行位置中随机地选用一行换出。
cache写操作方略
写回法、全写法、写一次法
第六章 总线系统
总线概念
总线是构成计算机系统互联机构，是各种系统功能部件之间进行数据传送公共通路。
总线分类
内部总线——CPU内部连接各寄存器及运算部件之间总线。
系统总线——CPU和计算机系统中其她高速功能部件互相连接总线。按系统传播信息不同，又可分为三类：数据总线，地址总线和控制总线。
I/O总线——中、低速I/O设备之间互相连接总线。
总线性能指标
总线宽度：指数据总线根数。
寻址能力：取决于地址总线根数。PCI总线地址总线为32位，寻址能力达4GB。
传播率：也称为总线带宽，是衡量总线性能重要指标。
例题
总线连接方式：
：在许多单解决器计算机中，使用单一系统总线来连接CPU、主存和I/O设备，叫做单总线构造。
总线上信息传送方式
串行传送：使用一条传播线，采用脉冲传送（有脉冲为1，无脉冲为0）。持续几种无脉冲解决办法：位时间。
并行传送：每一数据位需要一条传播线，普通采用电位传送（电位高为1，电位低为0）。
分时传送：总线复用、共享总线部件分时使用总线。
总线接口
I/O接口，也叫适配器，和CPU数据互换一定是并行方式，和外设数据互换可以是并行，也可以是串行。