文档介绍：iMX8MQ设计底板硬件指南-第二章
 
   
 
 
 
 
 
 
 
     
 
 
 
 
 
本文以飞凌嵌入式OKMX8MQ-C开发板为基础讲解，其它iMX8MQ品牌产品请参考使用，本文旨在为依托飞凌FETMX8MQ-C核心板自行设计底板的用户提供设计指导，提示在iMX8MQ产品设计过程中的注意事项，辅助理解设计要点，帮助规避可能遇到的问题。本期主要介绍9-15节，详情请参照iMX8MQ设计指南。
iMX8MQ 设计指南：
1、核心板电源
2、底板电源
3、BOOT启动部分电路
4、SYS_nRST和ONOFF按键
5、调试串口
6、TF卡电路
7、OTG电路
8、USB_HUB电路
9、千兆网电路
10、HDMI部分电路
11、PCIE部分电路
12、4G部分电路
13、MIPI_DSI/CS
14、SPI转CAN部分电路
15、没有用到的引脚处理方式
注：本文介绍核心板为FETMX8MQ-C核心板；底板为 OKMX8MQ开发板（采用底板+核心板分离结构）中的底板。
9、千兆网电路
iMX8MQ核心板上信号线做了分组等长，等长规则为25mil。客户自行设计底板时请注意以下事项：
1、 %的精密电阻，靠近PHY芯片放置；
2、，ENET_MDC可以不加；
3、 PHYADDR0、PHYADDR1为AR8031 PHY地址配置引脚，为了不修改软件，建议直接参考开发板；MODE0、MODE1、MODE2、MODE3为PHY芯片模式选择，建议参考iMX8MQ 开发板。 LED interface章节，下图为默认状态：
4、滤波和退耦电容C107、C108、C103、C104、C105、C106、C113、C112、C114、C115需靠近PHY芯片放置，如下图所示：
5、 VDD3V3、AVDD3V3、AVDDL需加磁珠进行隔离，电源走线尽量加粗，请参考开发板设计。
6、，因此AR8031芯片的29引脚VDDIO_REG和10引脚VDDH_REG需要短接，。
7、电感L5靠近PHY芯片摆放，C109、110靠近L5摆放。如下图所示：
8、网络变压器的中心抽头需接电容到GND，开发板使用的是内置网络变压器的网口座，内部集成了100nF电容，如果用户使用外置网络变压器，则需自己加上100nF电容。如下图所示：
9、差分传输线上的ESD需使用低电容器件，否则会导致千兆通讯不稳定。
10、PHY芯片尽量靠近网口座摆放，以缩短差分链路走线；四对差分线建议做等长处理，等长要求≤1000mil，阻抗控制为100ΩDifferential ±10%，如下图所示：
11、PCB层叠参考开发板设计，采用4层板，表层走线，走线相邻层内层为参考GND，剩余内层为VCC。如下图所示：
12、该部分原理图及PCB建议直接复制开发板，如需改动，请按照上述检查点进行检查。
10、HDMI部分电路
。
下图为HDMI部分线路连接图：
对于HDMI输出，每个高速输出对的正极和负极上的604电阻通过FET接地。该FET的栅极应连接至HDMI传输电路（VDD_PHY_1V8） V电源。当HDMI传输电路断电时，这将自动断开电阻。尽管单个FET足以实现功能，但每个信号的专用FET可以在信号之间提供更好的隔离，并使串扰最小化。，用户需参考开发板设计，否则会出现兼容性问题。
1、在进行PCB Layout时将604下拉电阻器直接放在信号线上，如下图所示：
2、差分线路阻抗控制位100ΩDifferential ±10%。
3、核心板上对数据线对间等长规则为≤100mil，建议底板保证同样的等长要求。
4、ESD器件靠近HDMI插座摆放。
11、PCIE部分电路
MIMX8MQ6CVAHZAB芯片具有两个PCIE接口。每个都有一对名为PCIEx_REF_PAD_CLK_P / N的引脚。这些引脚用于从外部时钟源向PHY馈入100 MHz参考时钟。它们是仅输入引脚，不能输出时钟。请勿将它们连接到PCIE连接器或PCIE设备。
PCIE时钟产生器芯片（即Si52112）用于向PHY和连接器/设备提供高质量的时钟。如