文档介绍：安阳工学院《数字逻辑》课程试卷
得分一、填空题（每空20降W003）学年第一学期

一
一
三
四
五
六
总分
彳 1
年分
I卷人
.由4个触发器构成计数器，该计数器可能的最大计数模值是 o
.给36个字符编码，至少需要位二进制数。
.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现的虚假过渡干扰脉冲的现象称为。
.三态逻辑门输出有三种状态： 0态，1态和态。
.十进制数15的8421BCD码表示为。
.十进制数25. 5对应的二进制数为，十六进制数为 o
.逻辑代数又称为布尔代数，具有三种基本运算类型，即、、三种
8. T触发器的特征方程是 , D触发器的特征方程是 ,对于JK触发器,
若J=K ,则可完成触发器的逻辑功能
9. PLD指的是, GAL指的是
10 .把高电平作为逻辑 1,低电平作为逻辑 0的赋值方法称作逻辑赋值
11 . TTL电路的电源是 V,高电平1对应的电压范围是 V
功能，因此，它是由组成。
二、单项选择题（每小题1分，共10分）
.逻辑函数F A （A B）的值是 o （
A、B B、A C、A B D、A+B
，可以用实现三种基本逻辑运算。（）
A、与门 B、或门 C、非门
o
（）
A> A ® 1=A B、 AO0=A
D、与非门
（A）图（B）低（C）三态（D）任意
.设F AB CD,则它的反函数为 o （）
A> F B CD A B> F （A B）（C D） C、下（A B）（C D）
.直接复位端的含义是 o （）
（A）与CP无关（B）与CP同步（C）上升沿有效（D）下降沿有效
.时序逻辑电路中一定包含 o （）
（A）触发器（B）组合逻辑电路（C）数据分配器（D）译码器
.十六选一数据选择器，其地址输入（选择控制）端有个。（）
（A） 2 （B） 3 （C） 4 （D） 6
n 1 . 」
. JK触发器在CP脉冲作用下，欲使 Q =1,则必须使 o （）
A、 J=1, K=0 B、 J=0, K=0 C、 J=0, K=1 D、 J=1, K=1
.属于时序逻辑电路的是 o （）
A、数据比较器 B、寄存器 C、加法器 D、编码器
三、判断题（每小题1分，共10分）
.计数模为2n的扭环计数器所需的触发器为 n个。（）
.若逻辑方程 AB=AC成立，则B=C。（）
. 一个逻辑函数的全部最小项之积恒等于 1。（）
. CMOS与非门的未用输入端应连接在高电平上。（）
. Mealy型时序电路的输出只与当前的外部输入有关。（）
.对于逻辑变量的取值， 1比0大。（）
. D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）
.计数器除了可以对输入脉冲进行计数，还能作为分频器用。（）
.优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（）
.八路数据分配器的地址输入（选择控制）端有 8个。（）