文档介绍：2常用采样电路设计方案比较
配电网静态同步补偿器(DSTATCOM )系统总体硬件结构框图如图2-1所示。由图2-1可知DSTATCOM的系统硬件大致可以分成三部分，即主电路部分、控制电路部分、以及介于主电路和控制电路之间的检测与驱动电路。其中采样电路包括3路交流电压、6路交流电流、2路直流电压和2路直流电流、电网电压同步信号。 3路交流电压采样电路即采样电网三相电压信号；6路交流电流采样电路分别为电网侧三相电流和补偿侧三相电流的电流采样信号；2路直流电压和2路直流电流的采样电路DSTATCOM的桥式换流电路的直流侧电压信号和电流信号；电网电压同步信号采样电路即电网电压同步信号。
I 1 I
TMS320
LF2407A
DSP
1 1
1 1
1 1
1 1
I1
1 1
1 1
1 1
1 1
1 1
电路
电路
驱动电路
控制电路
检测与驱动
电路
主电路
电压电
1 '
1 1
1 1
流信号
信号调理
图2-1 DSTATCOM系统总体硬件结构框图

从D-STATCOM的工作原理可知，当逆变器的输出电压矢量与电网电压矢量幅值大小相等，方向相同时，连接电抗器内没有电流流动，而D-STATCOM 工作在感性或容性状态都可由调节以上两矢量的夹角来进行控制，因此，逆变器输出的电压矢量的幅值及方向的调节都是以电网电压的幅值和方向作为参考的，因此，系统电压与电网电压的同步问题就显得尤为重要。
图2-2同步信号产生电路1
从图2-2所示同步电路由三部分组成，第一部分是由电阻、电容组成的RC滤波环节，为减小系统与电网的相位误差，该滤波环节的时间常数应远小于系统的输出频率，即该误差可忽略不计。其中尿=1KQ, G=15pF,则时间常数错误! 未找到引用源。«1 ms,因此符合设计要求;第二部分由电压比较器LM311构成，实现过零比较;第三部分为上拉箝位电路，之后再经过两个非门，以增强驱动能力，满足TMS320LF2407的输入信号要求⑴。

常用电网电压同步信号采样电路2如图2-3所示。ADMC401芯片的脉宽调制PWM发生器有专门的PWMSYNC引脚，它产生与开关频率同步的脉宽调制 PWM的同步脉冲信号。
+15V
+15V
图2-3同步信号发生电路2
图2-3中的输入端信号取自a相的检测电压，经过过零检测电路后得到正负两
个电平，随后进入光电隔离TLP521产生高电平和低电平进入D触发器 MC14538的正的触发使能输入引脚A,当A为高电平时，输出引脚Q输出一个脉冲，这个脉冲宽度由电阻尺。和电容C决定。当然这里希望脉冲宽度越小越好，否则将影响STATCOM的输出电压与其接入点电压的同步。与此同时，可以通过设置ADMC401的内部寄存器PWMSYNCWT寄存器与信号脉冲相匹配 [2]

电网电压同步电路可以实现精确的过零点检测，并输出高电平，将输出信号脉冲的上升沿输入捕获单元三即可获得同步信号图2-4即为一种常见的电网电压同步信号产生电路。
图2-4同步信号产生电路3
图2-4所示同步电路由三部分组成，第一部分是由电阻、滑线变阻器和电压比较器LM353组成的缓冲环节。第二部分由电压比较器LM353构成，实现过零比较。最后一部分为输入DSP系统箝位保护电路⑶

常用网电压同步信号产生电路4如图2-5所示:
图2-5同步信号产生电路4
图2-5所示同步电路由两部分组成，第一部分是由电阻、电容组成的RC滤波环节，为减小系统与电网的相位误差，该环节主要是滤除电网的毛刺干扰。滤波电路造成的延时可在程序中补偿。第二部分由电压比较器LM311构成，实现过零比较，同时设计了一个滞环环节来抑制干扰和信号的震荡⑷o

图2-6所示同步电路由三部分组成，第一部分是由电阻、电容组成的RC
滤波环节，为减小系统与电网的相位误差，该滤波环节主要是滤除电网的谐波干扰。滤波电路造成的延时可在程序中补偿起来。其中凡7?34i=l Kn,C34i=;
第二部分由电压比较器LM311构成，实现过零比较，同吋设计了一个滞环来抑制干扰和信号的振荡〔习。
R344
R345
-12V
图2・6同步信号产生电路5
INT

为了实现对STATCOM的控制，必须要检