1 / 12
文档名称:

实验差分编译码系统SystemView仿真.doc

格式:doc   大小:440KB   页数:12页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

实验差分编译码系统SystemView仿真.doc

上传人:ipod0b 2021/8/19 文件大小:440 KB

下载得到文件列表

实验差分编译码系统SystemView仿真.doc

文档介绍

文档介绍:实验二差分编译码系统SystemView仿真
2

———————————————————————————————— 作者:
———————————————————————————————— 日期:

个人收集整理 勿做商业用途
个人收集整理 勿做商业用途
个人收集整理 勿做商业用途
大连理工大学实验报告
学院(系): 电子信息与电气工程学部 专业: 电子信息工程 班级:
姓 名: 学号: 组: _
实验时间: 实验室: 大黑楼C221 实验台:
指导教师签字: 成绩:
实验二 差分编码、译码
实验目的和要求
目的:熟悉系统仿真软件systemview,通过分析理解差分编码/译码的基本工作原理。
要求:自己构建一个差分编码译码系统,进行系统性能的测试。
实验原理和内容
实验内容:创建一对二进制差分编码/译码器,以 PN码作为二进制绝对码,码速率 Rb=100bit/s。分别观测绝对码序列、差分编码序列、差分译码序列,并观察差分编码是如何克服绝对码全部反相的,以便为分析 2DPSK原理做铺垫。
dn
实验原理:二进制差分编码器和译码器组成如下图所示,其中:{an}为二进制绝对码序列,{dn}为差分编码序列,D触发器用于将序列延迟一个码元间隔,在 SystemView中此延迟环节一般可不使用 D触发器,而是使用操作库中的“延迟图符块”。
an
dn
an
dn—1
dn-1
D Q
CLK
发送码时钟
位同步时钟
Q D
CLK
(a)发送差分编码器 (b)接收差分译码器
主要仪器设备
计算机、SystemView仿真软件
实验步骤与操作方法
3

个人收集整理 勿做商业用途
个人收集整理 勿做商业用途
个人收集整理 勿做商业用途
第1步:进入SystemView系统视窗,设置“时间窗”参数:
运行时间:Start Time: 0秒;Stop Time: ;
采样频率:Sample Rate=10000Hz。
第2步:调用图符块创建仿真分析系统,分别用延时器和D触发器实现系统功能,各模块参数设置如下:
延时器模块:
编号
图符块属性
类型
参数
0
Source
PN Seq
Amp=1v,Offset=0v,Rate=100Hz,Levels=2,
Phase=0 deg
1,4
Operator
Smpl Delay
Delay=100Samples Initial Condition=0v Fill Last Register
2,3
Operator
XOR
Threshold=0。5 Ture=1 False=0
5
Operator
Sampler
Interpolating,Rate=100Hz,Aperture=0 sec, Aperture Jitter=0 sec,
6
Operator
Hold
Last Value ,Gain=2
7,8,9
Sink
Analysis
Input from t0 Output Port0
10
Operator
NOT
Threshold=0。5 Ture=1 False=0
D触发器模块:
10,11
Logic
FF-D-1
Threshold= Ture=1 False=0
12,13
Source
Pluse Train
Offset=0v,Freq=100Hz,Am