文档介绍：分类号:TP391
10710-2009024005
博 士 学 位 论 文
微处理器片上存储系统性能优化
关键技术研究
刘松鹤
导师姓名职称 宋焕生 教授
智能交通与信息
申请学位类别 博士 学科专业名称 系统工程
论文提交日期 2018 年 4 月 14 日 论文答辩日期 2018 年 6 月 10 日
学位授予单位 长安大学
Research on Performance Optimizing Techniques
for Microprocessor On-Chip Memory System
A Dissertation Submitted for the Degree of Doctor
Candidate: Liu Songhe
Supervisor: Prof. Song Huansheng
Chang’an University, Xi’an, China
摘要
随着超深亚微米集成电路制造工艺的成熟，给集成电路设计提供了广阔的
空间，单个芯片能够集成的集体管数目已经达到十亿量级，预计到 2020 年这一
数字将超过 180 亿个。目前，IBM 和 Intel 的高端处理器已经集成超过 30 亿个
晶体管，这些高性能处理器无一例外的都使用了大容量、多层次的片上 Cache
来隐藏访存延迟，其面积已占到整个芯片的 60%-70%。
多元化应用需求的持续推动和体系结构设计技术的不断飞跃对微处理器片
上存储系统提出了更高要求和严峻挑战，“存储墙”问题对处理器整体性能提升
的阻碍作用愈发凸显。如何合理、高效、智能的利用片上 Cache 空间，构建高
性能存储系统，进而跨越“存储墙”是处理器微体系结构研究的重要内容。
本文深入分析了影响处理器存储系统性能的主要因素，研究了片上存储系
统性能优化关键技术，认为分支预测路径上的猜测执行带来的 Cache 污染对
Cache 空间利用率和处理器 IPC 性能产生了负面影响。而现有 Cache 控制机制
缺乏缓解 Cache 污染的能力和有效利用猜测路径访存数据预取效应的能力，使
Cache 性能的提升受到阻碍。另外，对低延迟 Cache 替换算法的研究相对较少，
仍存在进一步优化的空间。
论文在对阻碍处理器片上存储系统性能提升关键因素进行深刻论述的基础
上，从减轻 Cache 污染、提升 Cache 空间使用效率和低延迟 Cache 替换算法几
个方面对处理器片上存储系统性能优化方案开展了深入研究，主要工作和创新
点如下：
（1）提出了一种基于分支预测路径中存储器访问数据跟踪的数据