全加器实验报告.docx

文档介绍：全加器实验报告
全加器实验报告
全加器实验报告

全加器设计实验报告
　 　 　 　 　　　姓名:
　 　 班级：
全加器实验报告
全加器实验报告
全加器实验报告
　 　 　 学号:
实验目的：
熟悉QuaｒｔｕsⅡ原理图设计流程,学习简单电路的设计方法、输入步骤、层次化步骤.
掌握QuartuｓII的文本输入方式的设计过程,理解VHDL语言的结构级描述方法，学习元件例化语句的设计方法。
实验原理：，再建立上层全加器设计文件,调用半加器和或门符号,连线完成原理图设计。
全加器可以用两个半加器和一个或门连接而成，在半加器描述的基础上，采用
全加器实验报告
全加器实验报告
全加器实验报告
ＣOMPONENＴ语句和PORT MAＰ语句就可以很容易地编写出描述全加器的程序。


　实验步骤
Ⅱ软件，选择新建命令，在新建对话框中选择原理图文件编辑输入项，完成新建进入原理图编辑窗口。
2。在原理图编辑窗口任意位置右击鼠标,将出现快捷菜单，选择其中的输入元件项insｅrｔ　sｙｍｂol，按照所设计的电路,放置器件，排版，连线，完成设计后选择另存为命令，命名为h_adder存放在指定文件夹中.
3。完成半加器的设计后,重复新建命令,开始进行全加器设计，在新建的原理图中，双击鼠标，在弹出的窗口中选择ｐrojeｃｔ选项，将之前存入的h_adｄeｒ元件，放入原理图中。