文档介绍：Sol—gel法制备Y5V型钛酸钡基纳米粉体及其陶瓷的研究摘要钛酸钡是一种重要的优质电子材料,其用途广泛。主要用作多层陶瓷电容器() 的基质材料。介电性能高、温度稳定性好,因而市场需求较大。钛具有体积小、比容大、可靠性高等优点,能满足电子线路小型化、集成化的要求。体积小、比容大的发展要求,就必须使粉体材料达到纳米级,然而制备Y5V瓷粉大多采用传统氧化物固相法,需经多步球磨预烧,不仅工艺复杂,容易混入杂质,并且粉体颗粒较大。由于钛酸钡纳米粉体的形貌及性能与制备技术息息相关,因此其制备方法以及掺杂改性一直是研究的热点。、纯度高、颗粒细、反应温度低等诸多优点而被广泛使用。本文以Sol—gel法制备掺杂钛酸钡基纳米粉体及陶瓷,研究掺杂元素Ce、Zr、Nb、 Zn的用量以及Ti/Ba比值和制备工艺对粉体及陶瓷相组成、微观形貌以及介电性能的影响,、满足美国电子工业协会(EIA)Y5V标准的钛酸钡基纳米粉体及陶瓷,小型化、大容量化奠定基础。主要研究内容如下: 1、设计五水平四因素的[L16(45)】正交表,采用Sol-gel法制备多组分掺杂钛酸钡基纳米粉体及陶瓷,系统研究TgBa比值、Zr含量、Nb掺杂量、Ce掺杂量以及Zn掺杂量五种水平对实验配方介电性能的影响,研究结果表明:影响介电常数的各水平的顺序依次为TI/Ba>Zr>Nb>Ce>Zn。由正交实验结果得到介电常数最大的最佳配方为: A381C2D2E2。体系的介电常数最大值与陶瓷样品的晶粒尺寸大小成正比。各因素对介电性能的影响规律为:①随着Ti/Ba比值的增大,BCSTZS基陶瓷的介电常数先增大后减小;②随着掺Ce量的增大,介电常数减小;③随着Zr含量的增大,介电常数先增大后减小;④随着掺Nb量的增大,介电常数先增大后减小;⑤随着Zn含量的增大,介电常数呈增大的趋势。 2、采用Sol—gel法制备了Ce掺杂(,og)()03(BSCTZS)基纳米粉体及陶瓷,研究了粉体煅烧温度以及Ce掺杂量对BSCTZS基粉体及陶瓷相组成、微观形貌和介电性能的影响。研究表明:当BSCTZS基干凝胶的煅烧温度达到6000C时, 煅烧后粉体开始出现立方钙钛矿SrZr03相,当煅烧温度达到8000C时,煅烧后粉体完西北火学硕十学位论文全由立方BaTi03相组成。掺Ce可以提高BSCTZS基陶瓷的介电常数,随Ce掺杂量的增大,BSCTZS陶瓷的居里峰移向低温,居里峰展宽,容温变化率减小,室温介电常数先增大后减小。%时,陶瓷最大介电常数值为18000,%时,陶瓷的室温介电常数值为7500,满足EIA—Y5V标准。 3、()()03(BSCTZS) 基纳米粉体及陶瓷,研究了Zr含量对BSCTZS基粉体及陶瓷相组成、微观形貌和介电性能的影响。结果表明:BSCTZS基粉体与陶瓷由单一立方BaTi03相组成。随Zr含量的增大,BSCTZS基陶瓷的居里峰移向低温,居里峰展宽,容温变化率减小,室温介电常数先增大后减小。 m01%时,BSCTZS基陶瓷的居里峰移至200C,同时材料的室温介电常数得到明显提高,达到13200以上,并且容温变化率满足Y5V标准。 4、采用法制备了一系列 Nb 掺杂量不同的()()03···N-by(BSCTZS)基纳米粉体及陶瓷,研究了Nb掺杂量对BSCTZS基粉体及陶瓷相组成、微观形貌和介电性能的影响,同时研究了煅烧温度以及烧结温度对陶瓷介电性能的影响。研究表明:Nb掺杂使BSCTZS体系的居里峰移向低温,介电常数先增大后减小。%时陶瓷的介电常数得到进一步提高,室温介电常数为16200并且满足Y5V标准的陶瓷材料。随着 BSCTZS基粉体煅烧温度的升高,陶瓷的介电常数先增大后减小,居里温度移向室温, 当粉体煅烧温度为9000C,陶瓷具有最高室温介电常数。BSCTZS基陶瓷的介电常数随烧结温度的升高而增大,当陶瓷的烧结温度为13500C,陶瓷具有最高室温介电常数。关键词:钛酸钡,,掺杂,介电性能,Y5V 西北大学硕+学位论文 Preparation and Research ofY5V-type Barium Titanate—based Nanopowders and Dielectric Ce