文档介绍：实验三、八选一数据选择器
一、实验目的：
熟悉 Quartus 软件的使用和 FPGA设计流程
用 VHDL语言进行八选一数据选择器的设计
二、实验步骤：
一．建立文件夹：在 D 盘 “xingming ”的文件夹下建立一个名为“ choice8 ” 的文件夹。
二．建立新工程
1. 双击桌面上 Quartus 的图标，启动该软件。
通过 File => New Project Wizard 菜单命令启动新项目向导。在随后弹出的对话框上点击 Next 按钮，在 What is the working directory for
this project 栏目中设定新项目所使用的路径： D:\xingming\choice8 ；在
What is the name of this project 栏目中输入新项目的名字 :choice8 ，
点击 Next 按钮。在下一个出现的对话框中继续点击 Next, 跳过这步。
为本项目指定目标器件：选择器件系列为 ACEX1K ,选择具体器件为
EP1K30TC144-3 1728 24576 , 再点击 Next。在弹出的下一对话框中继续点击 Next ，最后确认相关设置，点击 Finish 按钮，完成新项目创建。
三．设计输入
1.
建立一个 VHDL文件。通过 File => New 菜单命令，在随后弹出的对话框中
选择 VHDL File 选项，点击 OK 按钮。通过 File
=> Save As命令，将
其保存，并加入到项目中。
2.
在 VHDL界面输入 8 选 1 数据选择器程序，然后通过
File => Save As命
令保存。
四．综合适配
1.
选择 Processing =>Start Compilation
命令 , 检查发现无程序语法错误。
2.
执行 Tools =>Netlist Viewer =>RTL Viewe,
生成 RTL图。
五．模拟仿真
在 File 菜单下，点击 New 命令。在随后弹出的对话框中，切换到 Other
Files

页。选中 Vector Waveform File 选项，点击 OK 按钮。
2. 选择命令 Edit=>End Time ，时间设置为 30000ns , 进入到波形编辑界面。
在 Edit 菜单下，点击 Insert Node or Bus 命令 , 或在结点名字区连续
双击鼠标左键两次，在新出现的框图中点击 Node Finder 出现结点查找器窗
口搜索结点名 , 在上一个框图中点击 Node Finder 按钮后，打开 Node
Finder 对话框。点击 List 按钮，列出电路所有的端子。点击 >> 按钮，全部加入。点击 OK 按钮，确认。
回到 Insert Node or Bus对话框，点击 OK 按钮，确认。
编辑输入激励信号波形 . 选中 a 信